(19)
(11) EP 1 490 894 A1

(12)

(43) Veröffentlichungstag:
29.12.2004  Patentblatt  2004/53

(21) Anmeldenummer: 03745743.9

(22) Anmeldetag:  02.04.2003
(51) Internationale Patentklassifikation (IPC)7H01L 21/00
(86) Internationale Anmeldenummer:
PCT/DE2003/001058
(87) Internationale Veröffentlichungsnummer:
WO 2003/085702 (16.10.2003 Gazette  2003/42)
(84) Benannte Vertragsstaaten:
AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR
Benannte Erstreckungsstaaten:
AL LT LV MK

(30) Priorität: 04.04.2002 DE 10214969
24.04.2002 DE 10218384
05.06.2002 DE 10225097

(71) Anmelder: Sillner, Georg
D-93197 Zeitlarn (DE)

(72) Erfinder:
  • Sillner, Georg
    D-93197 Zeitlarn (DE)

(74) Vertreter: Graf, Helmut, Dipl.-Ing. et al
PatentanwaltPostfach 10 08 26
93008 Regensburg
93008 Regensburg (DE)

   


(54) VERFAHREN ZUM VERARBEITEN VON ELEKTRISCHEN BAUELEMENTEN, INSBESONDERE VON HALBLEITERCHIPS, SOWIE VORRICHTUNG ZUM DURCHF HREN DES VERFAHRENS