<?xml version="1.0" encoding="UTF-8"?><!DOCTYPE ep-patent-document SYSTEM "ep-patent-document-v1-4.dtd">
<ep-patent-document id="EP1494274A8" country="EP" dtd-version="ep-patent-document-v1-4.dtd" doc-number="1494274" date-publ="20050413" file="04090232.2" lang="de" kind="A8" status="c"><SDOBI lang="de"><B000><eptags><B001EP>ATBECHDEDKESFRGBGRITLILUNLSEMCPTIESILTLVFIROMKCYALTRBGCZEEHUPLSK..HR............</B001EP><B005EP>J</B005EP><B007EP>DIM350 (Ver 2.1 Jan 2001)  1999001/0</B007EP></eptags></B000><B100><B110>1494274</B110><B120><B121>KORRIGIERTE EUROPÄISCHE PATENTANMELDUNG</B121></B120><B130>A8</B130><B132EP>A2</B132EP><B140><date>20050413</date></B140><B150><B151>W1</B151><B153>72</B153><B155><B1551>DE</B1551><B1552>Bibliographie</B1552><B1551>EN</B1551><B1552>Bibliography</B1552><B1551>FR</B1551><B1552>Bibliographie</B1552></B155></B150><B190>EP</B190></B100><B200><B210>04090232.2</B210><B220><date>20040614</date></B220><B250>De</B250><B251EP>De</B251EP><B260>De</B260></B200><B300><B310>10330359</B310><B320><date>20030701</date></B320><B330><ctry>DE</ctry></B330></B300><B400><B405><date>20050413</date><bnum>200515</bnum></B405><B430><date>20050105</date><bnum>200501</bnum></B430><B480><date>20050413</date><bnum>200515</bnum></B480></B400><B500><B510><B516>7</B516><B511> 7H 01L  21/331  A</B511><B512> 7H 01L  21/306  B</B512></B510><B540><B541>de</B541><B542>Verfahren zur Herstellung von InP-basierten Heterostruktur-Bipolartransistoren auf der Grundlage von III/V-Halbleitern</B542><B541>en</B541><B542>Method for manufacturing heterostructure bipolar InP-transistors  based on III-V semiconductors</B542><B541>fr</B541><B542>Méthode de fabrication de transistors InP bipolaires à hétérostructure à base de matériaux semi-conducteurs III-V</B542></B540><B590><B598>5</B598></B590></B500><B700><B710><B711><snm>Forschungsverbund Berlin e.V.</snm><iid>04902580</iid><irf>P199603EP-HH</irf><adr><str>Rudower Chaussee 17</str><city>12489 Berlin</city><ctry>DE</ctry></adr></B711></B710><B720><B721><snm>Kim, Seon-Ohk</snm><adr><str>Luxemburg Strasse 124</str><city>50939 Köln</city><ctry>DE</ctry></adr></B721><B721><snm>Würfl, Joachim</snm><adr><str>Rührlering 3</str><city>15738 Zeuthen</city><ctry>DE</ctry></adr></B721><B721><snm>Wittrich, Harald</snm><adr><str>Frankenstrasse 65</str><city>13129 Berlin</city><ctry>DE</ctry></adr></B721></B720><B740><B741><snm>Hengelhaupt, Jürgen, Dipl.-Ing.</snm><sfx>et al</sfx><iid>00063771</iid><adr><str>Anwaltskanzlei Gulde Hengelhaupt Ziebig &amp; Schneider Wallstrasse 58/59</str><city>10179 Berlin</city><ctry>DE</ctry></adr></B741></B740></B700><B800><B840><ctry>AT</ctry><ctry>BE</ctry><ctry>BG</ctry><ctry>CH</ctry><ctry>CY</ctry><ctry>CZ</ctry><ctry>DE</ctry><ctry>DK</ctry><ctry>EE</ctry><ctry>ES</ctry><ctry>FI</ctry><ctry>FR</ctry><ctry>GB</ctry><ctry>GR</ctry><ctry>HU</ctry><ctry>IE</ctry><ctry>IT</ctry><ctry>LI</ctry><ctry>LU</ctry><ctry>MC</ctry><ctry>NL</ctry><ctry>PL</ctry><ctry>PT</ctry><ctry>RO</ctry><ctry>SE</ctry><ctry>SI</ctry><ctry>SK</ctry><ctry>TR</ctry></B840><B844EP><B845EP><ctry>AL</ctry></B845EP><B845EP><ctry>HR</ctry></B845EP><B845EP><ctry>LT</ctry></B845EP><B845EP><ctry>LV</ctry></B845EP><B845EP><ctry>MK</ctry></B845EP></B844EP></B800></SDOBI><abstract id="abst" lang="de"><p id="p0001" num="0001">Mit bekannten Ätzverfahren beobachtet man beim Herstellungsprozess von Bipolartransistoren ein stark anisotropes, das heißt von der Kristallorientierung abhängiges Ätzverhalten.</p><p id="p0002" num="0002">Vorgeschlagen wird, dass später wegzuätzende Bereiche des III/V-Halbleitermaterials durch Ionenimplantation gezielt geschädigt und anschließend durch nasschemisches Ätzen entfernt werden. Die damit mögliche dreidimensionale Strukturierung der Halbleitergebiete ermöglicht einen hohen Grad an Designfreiheit.<img id="" file="00000001.TIF" he="61" wi="99" img-content="drawing" img-format="tif" orientation="portrait" inline="no"/></p></abstract></ep-patent-document>
