(19)
(11) EP 1 506 569 A1

(12)

(43) Veröffentlichungstag:
16.02.2005  Patentblatt  2005/07

(21) Anmeldenummer: 03729820.5

(22) Anmeldetag:  09.04.2003
(51) Internationale Patentklassifikation (IPC)7: H01L 21/00
(86) Internationale Anmeldenummer:
PCT/DE2003/001152
(87) Internationale Veröffentlichungsnummer:
WO 2003/098665 (27.11.2003 Gazette  2003/48)
(84) Benannte Vertragsstaaten:
AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR
Benannte Erstreckungsstaaten:
AL LT LV MK

(30) Priorität: 17.05.2002 DE 10222620

(71) Anmelder: Sillner, Georg Rudolf
D-93197 Zeitlarn (DE)

(72) Erfinder:
  • Sillner, Georg Rudolf
    D-93197 Zeitlarn (DE)

(74) Vertreter: Graf, Helmut, Dipl.-Ing. 
PatentanwaltPostfach 10 08 26
93008 Regensburg
93008 Regensburg (DE)

   


(54) VERFAHREN ZUM VERARBEITEN VON ELEKTRISCHEN BAUTEILEN, INSBESONDERE ZUM VERARBEITEN VON HALBLEITERCHIPS SOWIE ELEKTRISCHEN BAUELEMENTEN, SOWIE VORRICHTUNG ZUM DURCHF HREN DES VERFAHRENS.