L'invention concerne le domaine des dispositifs optoélectroniques, notamment celui de la photonique sur silicium, et en particulier la réalisation d'interconnections optiques sur puce de silicium pour la distribution de signaux intra puces.

Elle se rapporte aussi aux techniques de guidage de lumière dans des guides à fort indice, dans des dimensions nanométriques.

L'invention s'applique notamment au domaine des interconnections optiques, des connections optiques intra puces, des télécommunications optiques, des capteurs optiques intégrés.

Par les techniques de type « photonique sur silicium », on cherche à réaliser des fonctions optiques à forte intégration sur silicium.

Dans une approche générale, on dispose d'émetteurs couplés à un ensemble de guides, cet ensemble réalisant une fonction optique, soit passivement, soit en fonction d'une commande électrique.

Ces guides aboutissent à des photodétecteurs qui délivrent électriquement le résultat de la fonction optique.

Pour distribuer un signal optique sur la puce, comme par exemple dans le cas d'une distribution optique d'horloge, la fonction optique prend la forme d'un arbre constitué de diviseurs et de virages. Le système optique complet, illustré sur la figure 1, se compose alors des éléments suivants :

• un émetteur 2 de lumière (diode électroluminescente ou diode laser) couplé à un guide 4 submicronique à fort indice,
• un arbre 6 de distribution,
• des photodétecteurs 8, 10 couplés en bout de chaque extrémité d'arbre.

Le document de A.Georgalikas et al. intitulé « Wafer scale integration of GaAs optoelectronic devices with standard Si integrated circuits using a low-temperature bonding procedure », Applied Physics Letters, Vol.81, Nr 27, Dec.2002 décrit un procédé de réalisation d'un dispositif optoélectronique comportant une étape de collage sur un circuit CMOS planarisé d'une plaque contenant des hétérostructures AsGa. Ce collage se fait par SOG. Puis le substrat AsGa est éliminé. Les étapes de formation du guide et de métallisation, pour la diode laser et le photodétecteur sont réalisés dans les couches de l'hétérostructure. Ce procédé ne permet pas de découpler la partie guidage optique de la partie optoélectronique (cette dernière comportant émission et photodétection). Cela exclut notamment l'utilisation de guides en silicium.

On cherche actuellement d'autres types de procédés permettant de réaliser des composants optoélectroniques comportant une partie de guidage optique, des moyens optiques actifs, tels qu'émetteurs et détecteurs, et un substrat électronique ou comportant un ou plusieurs composants électroniques, tel que par exemple un circuit CMOS.

Le document WO 2004/010192 décrit un procédé de réalisation d'un dispositif optoélectrique prévoyant l'étape de fabrication de moyens optiquement actifs dans une couche superficielle. Mais aucun détail n'est donné sur cette étape.

Il se pose donc le problème de trouver d'autres procédés de réalisation de tels composants.

Encore un autre problème est celui du couplage électromagnétique entre les moyens de guidage optique et les moyens optiquement actifs tels que le ou les photodétecteur(s) et/ou le ou les émetteur(s).

L'invention a pour but de résoudre les difficultés présentées ci dessus en simplifiant la fabrication.

L'invention concerne d'abord un procédé de réalisation d'un dispositif optoélectronique, comportant :

1. a - une étape de réalisation de moyens de guidage optique, dans une couche superficielle d'un substrat composite, comportant un substrat support, une couche intermédiaire en oxyde, dont le matériau a un indice inférieur à celui de la couche superficielle, et la couche superficielle,
2. b - une étape d'assemblage de ces moyens avec des moyens de circuit électronique,
3. c - une étape d'élimination du substrat support,
4. d - la formation de moyens optiquement actifs par dessus cet assemblage sur la couche intermédiaire, ladite couche intermédiaire ayant une épaisseur permettant d'assurer un bon couplage électromagnétique entre les moyens optiquement actifs et les moyens de guidage.

Ce procédé met en oeuvre un nombre réduit d'étapes technologiques.

L'assemblage préalable de la couche comportant des moyens de guidage optique, ou d'une couche contenant ces moyens de guidage, avec le circuit électronique permet notamment un contrôle aisé de la distance entre les moyens de guidage et les moyens optiquement actifs.

Le substrat support est réalisé par exemple en un matériau semi-conducteur, notamment en silicium, la couche intermédiaire en oxyde (notamment un oxyde du matériau semi-conducteur du substrat support) a par exemple un indice optique, typiquement inférieur à 1,6.

Le substrat composite est par exemple de type SOI avec un substrat support en silicium, une couche d'oxyde thermique qui correspond à la couche intermédiaire de bas indice optique et une couche superficielle en silicium monocristallin.

La couche superficielle peut être en polymère ou en nitrure ou en silicium polycristallin.

La couche d'oxyde peut avoir une épaisseur comprise entre 50 nm et 1 µm, avantageusement entre 50 nm et 400 nm.

L'étape b) peut être réalisée par adhésion moléculaire ou par procédé SOG (« spin on glass ») ou par collage à l'aide d'un polymère, par exemple BCB ou par collage métallique ou eutectique.

Les moyens optiquement actifs peuvent être des matériaux de type III - V. Ces moyens comportent par exemple un ou plusieurs émetteurs lasers et/ou un ou plusieurs détecteurs de rayonnement.

L'étape d) peut comprendre une étape d'assemblage par adhésion moléculaire.

Plus précisément, selon un mode de réalisation, l'étape d) comporte :

1. d1- un assemblage d'un substrat composite avec l'assemblage des moyens de guidage optique avec les moyens de circuit électronique, cette étape pouvant être obtenue par assemblage par adhésion moléculaire,
2. d2- une formation des moyens optiquement actifs dans le substrat composite.

Les moyens optiquement actifs peuvent être réalisés par gravure du substrat composite.

Le procédé peut en outre comporter une étape d'encapsulation dans une couche du matériau constitutif de la couche intermédiaire, à bas indice optique, par exemple une couche d'oxyde, tel que par exemple de l'oxyde de silicium.

L'invention permet d'obtenir une distance d très faible (par exemple de l'ordre de 100 nm), entre le guide et la surface supérieure de cette couche de matériau à bas indice comprise, distance d qui peut être contrôlée à +/- 10 nm sur toute la plaque dans le cas d'un oxyde thermique. On obtient ainsi un bon couplage électromagnétique entre les moyens de guidage optique et les moyens optiquement actifs tels que le ou les photodétecteur(s) et/ou le ou les émetteur(s).

L'invention concerne également un dispositif optoélectronique, comportant des moyens de guidage optique, compris entre des moyens de circuit électronique, et des moyens optiquement actifs.

Une couche intermédiaire d'oxyde, en un matériau à bas indice optique, typiquement inférieur à 1,6, sépare les moyens de guidage optique et les moyens optiquement actifs. L'épaisseur de la couche d'oxyde est telle qu'elle permet d'assurer un bon couplage électromagnétique entre les moyens de guidage optique et les moyens optiquement actifs. La couche intermédiaire a une épaisseur comprise entre 50 nm et 1 µm, avantageusement entre 50 nm et 200 nm ou entre 50 nm et 400 nm.

De préférence une distance d'au moins 1 µm sépare les moyens de guidage optique et les moyens de circuit électronique.

Les matériaux constitutifs de ce dispositif sont ceux déjà mentionnés en liaison avec le procédé ci-dessus.

• La figure 1 représente un dispositif connu,
• les figures 2A - 2I représentent des étapes d'un procédé selon l'invention,
• les figures 3A - 3H représentent des étapes de réalisation de sources de rayonnement avec une plaque sur substrat InP.

Un exemple d'un procédé selon l'invention est illustré sur les figures 2A - 2I.

Une plaque SOI de départ est composée d'un substrat Silicium 60 surmonté d'un oxyde thermique 62 dont l'épaisseur a une valeur proche de la valeur désirée, par exemple dans la gamme 50 nm - 1µm, avantageusement entre 50 nm et 400 nm, pour la distance d entre le guide optique et les moyens optiquement actifs.

A titre d'exemple, la plaque SOI a une couche 62 d'épaisseur d égale à environ 100 nm, avec une uniformité de +/- 10 nm.

La couche de silicium 64 a, quant à elle, une épaisseur comprise entre par exemple 100 nm et 500 nm (figure 2A).

Des moyens de guidage optique 66 sont ensuite réalisés par photolithographie et gravure (figure 2B) dans la couche 64. Ces moyens sont vus en coupe sur la figure 2B et peuvent se prolonger perpendiculairement au plan de cette figure. En outre seul un guide est représenté sur la figure 2B, mais un réseau de guides tel que celui de la figure 1 peut aussi être réalisé.

On réalise alors un dépôt d'une couche 67 de silice, par exemple par PECVD.

Cette couche 67 permet d'encapsuler le guide ou les moyens de guidage dans un matériau à faible indice.

On réalise un polissage mécanochimique afin d'obtenir une surface plane (figure 2D).

De préférence, l'épaisseur e au-dessus du guide 66 est supérieure à 1 µm, afin d'éviter des pertes optiques après assemblage.

Ce substrat comportant les guides optiques 66 est alors collé sur une plaque 68 contenant des circuits électroniques, par exemple de type CMOS (figure 2E). Le collage peut être réalisé par adhérence moléculaire, ou par d'autres types de collage, par exemple par SOG (abréviation de l'expression anglosaxonne « spin on glass ») ou par l'intermédiaire d'un polymère, par exemple du BCB ou par collage métal eutectique.

On élimine alors le substrat 60 de silicium jusqu'à la surface de la couche 62 (figure 2F). On obtient un composant optoélectronique 69.

On réalise alors l'assemblage de composants optiques actifs 70, par exemple par adhésion moléculaire. Les composants 70, au moins une source lumineuse telle que par exemple un émetteur laser et/ou un ou plusieurs photodétecteurs, sont par exemple en matériaux III-V. Un exemple de réalisation de tels composants 70 sera décrit plus en détail en liaison avec les figures 3A - 3H.

Il peut ensuite y avoir lithographie et gravure de ces matériaux qui sont ensuite encapsulés (figure 2G) dans une couche 71, par exemple en silice.

On grave ensuite les différentes couches de silice (figure 2H) afin de réaliser des ouvertures 72, 74 sur les électrodes 76 et les parties métalliques 78, 80 de la plaque de circuits 68.

On connecte ensuite les électrodes et le circuit CMOS avec un dépôt métallique 82 (figure 2I).

Au final, l'assemblage des composants actifs (émetteurs et/ou photodétecteurs) a été réalisé sur la couche 62 d'oxyde. La distance d, entre le guide et les moyens optiquement actifs 70, est principalement définie par l'épaisseur de cette couche 62 d'oxyde : celle-ci peut être faible, par exemple de l'ordre de 70 nm à 420 nm.

Dans le cas d'un oxyde thermique, l'épaisseur d'oxyde peut être contrôlé quelque soit la valeur de la distance d avec une précision de +/-10 nm à l'échelle du substrat (8 pouces), ce qui permet d'assurer un couplage optimum sur toute l'étendue du substrat, assurant ainsi de bons rendements de fabrication, particulièrement avantageux dans le cadre d'un procédé industriel.

Une distance d faible, par exemple dans la gamme ci-dessus, permet d'assurer un bon couplage électromagnétique entre le guide et chaque photodétecteur ou émetteur concerné.

Si la distance d est encore trop importante, la couche 62 peut être amincie avec des techniques de gravure chimique ou plasma de la microélectronique (par exemple après l'étape de la figure 2F) qui permettent encore de retirer une faible épaisseur de silice, typiquement de l'ordre de 100 nm, avec une grande précision.

Autrement dit, l'assemblage préalable de la couche comportant les moyens de guidage optique avec le circuit électronique 68 permet un contrôle aisé de la distance d, avant assemblage avec les moyens optiquement actifs.

Dans le cas d'un report par adhésion moléculaire, tel celui de la figure 2E, il est avantageux de réaliser ce collage sur un oxyde thermique. En effet la qualité structurale de l'oxyde thermique permet d'obtenir un collage de très bonne qualité.

Les tolérances pour le dépôt d'oxyde 67 ainsi que pour le polissage de cette couche d'oxyde sont relaxées (épaisseur après polissage de préférence supérieure à 1 µm) et il n'y a pas besoin de contrôle d'épaisseur après polissage.

Selon ce procédé, le nombre d'étapes technologiques est réduit.

Les figures 3A - 3H illustrent un exemple de réalisation de composants optiques actifs à partir d'une plaque active comportant un substrat 170 en InP, une couche sacrificielle 172 en InGaAs, une hétérostructure 174 (c'est-à-dire un empilement de couches alternées de compositions différentes) d'épaisseur de l'ordre de quelques centaines de nm, par exemple comprise entre 300 nm et 700 nm, par exemple 500 nm, une zone de contact 176 (par exemple d'environ 100 nm d'épaisseur), et une couche en silice 178 (par exemple d'environ 10 nm d'épaisseur).

Cette plaque est assemblée (figure 3B) avec l'assemblage 69, illustré en figure 2F, déjà réalisé, des moyens de guidage et des composants électroniques. L'assemblage met en oeuvre un collage par adhésion moléculaire des deux plaques.

Il y a ensuite élimination du substrat 170 InP et de la couche sacrificielle 172 (figure 3C).

Il peut ensuite y avoir lithographie et gravure de l'hétérostructure 174 (figure 3D) de manière à former le composant 179 souhaité, par exemple un composant actif tel qu'une source lumineuse (diode laser ou microlaser) ou un détecteur.

Il est ensuite procédé à une lithographie et à une gravure de la couche 176 du contact inférieur (figure 3E).

Une étape de planarisation peut avoir ensuite lieu (figure 3F) par dépôt d'une couche 180 de polymère comme par exemple le BCB.

Puis on réalise des ouvertures 182, 184 dans cette couche (figure 3G), et des dépôts métalliques 186 pour les contacts inférieur et supérieur (figure 3H).

On obtient ainsi le dispositif illustré en figure 2G.

Malgré les couches 176 et 178, la distance entre le guide et les moyens optiquement actifs 179 reste aisément contrôlable du fait, comme déjà indiqué ci-dessus, de l'assemblage préalable de la couche comportant les moyens de guidage optique avec le circuit électronique.

L'exemple a été donné d'une couche 64 en silicium monocristallin, mais il peut s'agir d'une couche en un autre matériau, d'indice supérieur à celui de la couche d'oxyde 62, par exemple un polymère ou un nitrure ou une couche de silicium polycristallin.