VERF LLUNG VON ISOLATIONSGR BEN UNTER NUTZUNG VON CMOS- STANDARDPROZESSEN ZUR REALISIERUNG DIELEKTRISCH ISOLIERTER GEBIETE AUF EINER SOI SCHEIBE - Patent 1716593

(19)

(11)

EP 1 716 593 A1

(12)

(43)	Veröffentlichungstag:
	02.11.2006 Patentblatt 2006/44

(21)	Anmeldenummer: 05714947.8

(22)	Anmeldetag: 05.02.2005

(51)

Internationale Patentklassifikation (IPC):

H01L 21/762^(2006.01)

H01L 21/764^(2006.01)

(86)	Internationale Anmeldenummer:
	PCT/DE2005/000197

(87)	Internationale Veröffentlichungsnummer:
	WO 2005/076344 (18.08.2005 Gazette 2005/33)

(84)	Benannte Vertragsstaaten:
	AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

(30)

Priorität:

06.02.2004 DE 102004005804

(71)	Anmelder: X-FAB Semiconductor Foundries AG
	99097 Erfurt (DE)

(72)	Erfinder:
	FREYWALD, Karlheinz 99086 Erfurt (DE)

(74)	Vertreter: Leonhard, Frank Reimund et al
	Leonhard - Olgemöller - Fricke, Postfach 10 09 62 80083 München 80083 München (DE)

(54)	VERF LLUNG VON ISOLATIONSGR BEN UNTER NUTZUNG VON CMOS- STANDARDPROZESSEN ZUR REALISIERUNG DIELEKTRISCH ISOLIERTER GEBIETE AUF EINER SOI SCHEIBE