|
(11) | EP 1 967 939 B9 |
(12) | CORRECTED EUROPEAN PATENT SPECIFICATION |
Note: Bibliography reflects the latest situation |
|
|
(54) |
Method and circuit for controlling the reset operation of a microcontroller or microprocessor system Verfahren und Vorrichtung zur Steuerung der Zurücksetzung eines Mikrocontroller- oder Mikroprozessorsystems Procédé et circuit pour contrôler l'opération de réinitialisation d'un microcontrôleur ou système de microprocesseur |
|
|
|||||||||||||||||||||||||||||||
Note: Within nine months from the publication of the mention of the grant of the European patent, any person may give notice to the European Patent Office of opposition to the European patent granted. Notice of opposition shall be filed in a written reasoned statement. It shall not be deemed to have been filed until the opposition fee has been paid. (Art. 99(1) European Patent Convention). |
Technical Field
Prior Art
Brief Summary of the Invention
• means for receiving input signals coming from one or more user interface devices, said input signals being able to determine reset conditions of said microcontroller or microprocessor system;
• means for triggering the input signals received from said user interface devices and generating an activation signal for a reset port of the microcontroller or microprocessor system, determining said reset operation;
• means for enabling said triggering means on the basis of a status signal coming
from said microcontroller or microprocessor system, said status signal being indicative
of a failure status of the microcontroller or microprocessor system;
characterized in that said means for enabling the triggering means comprises:
• feedback means receiving the activation signal for said reset port and generating a feedback signal for said enabling of said triggering means;
• input means receiving said status signal enabling said feedback means to supply said feedback signal to said triggering means, when said status signal is indicative of a failure status;
• reset timing means, determining a reset timing delay for the activation of the reset port, and
• reset cancelling timing means determining a reset cancelling timing delay for said feedback means.
Object of the Invention
Brief Description of the Drawings
Figure 1 is a block diagram of the automatic system recovery control circuitry for resetting the computer system in the event of a system crash.
Figure 2 is a chart diagram showing reset voltages for (C4) capacitor and (Q2) transistor.
Figure 3 is a diagram showing an exemplary circuit to introduce operation principle of the invention.
Figure 4 is a block diagram showing the system to reset microcontroller from a hardware circuit.
Detailed Description of the intention
• means (Q8, Q13) for receiving input signals coming from one or more user interface devices, said input signals being able to determine reset conditions of said microcontroller or microprocessor system;
• means (D8, D9, Q2, Q7) for triggering the input signals received from said user interface devices and generating an activation signal for a reset port (Q1) of the microcontroller or microprocessor system, determining said reset operation;
• means (Q9,Q11,Q10,Q12) for enabling said triggering means on the basis of a status
signal coming from said microcontroller or microprocessor system, said status signal
being indicative of a failure status of the microcontroller or microprocessor system;
characterized in that said means for enabling the triggering means comprises:
• feedback means (Q9, Q11, Q10) receiving the activation signal for said reset port and generating a feedback signal for said enabling of said triggering means;
• input means (Q12) receiving said status signal enabling said feedback means to supply said feedback signal to said triggering means, when said status signal is indicative of a failure status;
• reset timing means (C4, R14), determining a reset timing delay for the activation of the reset port, and
• reset cancelling timing means (C2, R21) determining a reset cancelling timing delay for said feedback means.
• receiving input signals coming from user interface devices, said input signals being able to determine reset conditions of said microcontroller or microprocessor system;
• triggering the input signals received from said user interface devices and generating an activation signal for a reset function of the microcontroller or microprocessor system, determining said reset operation;
• enabling said triggering on the basis of a status signal coming from said microcontroller or microprocessor system, said status signal being indicative of a failure status of the microcontroller or microprocessor system,
wherein said step of enabling the triggering comprises the further steps of :• receiving via feedback means (Q9, Q11, Q10) the activation signal for said reset port and generating a feedback signal for said enabling of said triggering means;
• receiving via input means (Q12) said status signal enabling said feedback means to supply said feedback signal to said triggering means, when said status signal is indicative of a failure status;
• determining via reset timing means (C4, R14) a reset timing delay for the activation of) the reset port.
• determining via reset cancelling timing means (C2, R21) a reset cancelling timing delay for said feedback means.
• eine Einrichtung (Q8, Q13) zum Empfangen von Eingangssignalen, die von einem oder mehreren Benutzeroberflächengerät/en kommen, wobei die Eingangssignale Rücksetzbedingungen für das Mikrosteuerungs- oder Mikroprozessorsystem bestimmen können;
• eine Einrichtung (D8, D9, Q2, Q7) zum Auslösen der von den Benutzeroberflächengeräten her empfangenen Eingangssignale und zum Generieren eines Aktivierungssignals für einen Rücksetzanschluss (Q1) des Mikrosteuerungs- oder Mikroprozessorsystems, das den Rücksetzvorgang bestimmt;
• eine Einrichtung (Q9, Q11, Q10, Q12) zur Freigabe der Auslöseeinrichtung auf Grundlage
eines vom Mikrosteuerungs- oder Mikroprozessorsystem kommenden Zustandssignals, wobei
das Zustandssignal auf einen Fehlerzustand des Mikrosteuerungs- oder Mikroprozessorsystems
hindeutet,
dadurch gekennzeichnet, dass die Einrichtung zur Freigabe der Auslöseeinrichtung umfasst:
• eine Rückkopplungseinrichtung (Q9, Q11, Q10), die das Aktivierungssignal für den Rücksetzanschluss empfängt und ein Rückkopplungssignal generiert, um die Auslöseeinrichtung freizugeben;
• eine Eingangseinrichtung (Q12), die das die Rückkopplungseinrichtung freigebende Zustandssignal empfängt, um das Rückkopplungssignal an die Auslöseeinrichtung weiterzuleiten, wenn das Zustandssignal auf einen Fehlerzustand hindeutet;
• eine Rücksetzzeitvorgabeeinrichtung (C4, R14), die eine Rücksetzzeitvorgabeverzögerung zur Aktivierung des Rücksetzanschlusses bestimmt; und
• eine Rücksetzaufhebungszeitvorgabeeinrichtung (C2, R21), die eine Rücksetzaufhebungszeitvorgabeverzögerung für die Rückkopplungseinrichtung bestimmt.
• Empfangen von Eingangssignalen, die von Benutzeroberflächengeräten kommen, wobei die Eingangssignale Rücksetzbedingungen für das Mikrosteuerungs- oder Mikroprozessorsystem bestimmen können;
• Auslösen der von den Benutzeroberflächengeräten her empfangenen Eingangssignale und Generieren eines Aktivierungssignals für eine Rücksetzfunktion des Mikrosteuerungs- oder Mikroprozessorsystems, das den Rücksetzvorgang bestimmt;
• Freigabe der Auslösung auf Grundlage eines vom Mikrosteuerungs- oder Mikroprozessorsystem
kommenden Zustandssignals, wobei das Zustandssignal auf einen Fehlerzustand des Mikrosteuerungs-
oder Mikroprozessorsystems hindeutet,
wobei der Schritt der Freigabe der Auslösung den folgenden weiteren Schritt umfasst:
• Empfangen des Aktivierungssignals für den Rücksetzanschluss über die Rückkopplungseinrichtung (Q9, Q11, Q10) und Generieren eines Rückkopplungssignals, um die Auslöseeinrichtung freizugeben;
• Empfangen des Zustandssignals über die Eingangseinrichtung (Q12), um die Rückkopplungseinrichtung dahingehend zu aktivieren, das Rückkopplungssignal an die Auslöseeinrichtung weiterzuleiten, wenn das Zustandssignal auf einen Fehlerzustand hindeutet;
• Bestimmen einer Rücksetzzeitvorgabeverzögerung über die Rücksetzzeitvorgabeeinrichtung (C4, R14) für die Aktivierung des Rücksetzanschlusses;
• Bestimmen einer Rücksetzaufhebungszeitvorgabeverzögerung für die Rückkopplungseinrichtung über die Rücksetzaufhebungszeitvorgabeeinrichtung (C2; R21).
- des moyens (Q8, Q13) pour recevoir des signaux d'entrée provenant d'un ou plusieurs dispositifs d'interface utilisateur, lesdits signaux d'entrée étant aptes à déterminer les conditions de réinitialisation dudit système de microcontrôleur ou microprocesseur ;
- des moyens (D8, D9, Q2, Q7) pour déclencher les signaux d'entrée reçus desdits dispositifs d'interface utilisateur et générer un signal d'activation pour un port de réinitialisation (Q1) du système de microcontrôleur ou microprocesseur, déterminant ladite opération de réinitialisation ;
- des moyens (Q9, Q11, Q10, Q12) pour autoriser lesdits moyens de déclenchement sur
la base d'un signal d'état provenant dudit système de microcontrôleur ou microprocesseur,
ledit signal d'état étant indicateur d'un état de panne du système de microcontrôleur
ou microprocesseur ;
caractérisé en ce que lesdits moyens d'autorisation des moyens de déclenchement comprennent :
- des moyens de réaction (Q9, Q11, Q10) recevant le signal d'activation pour ledit port de réinitialisation et générant un signal de réaction pour ladite autorisation desdits moyens de déclenchement;
- des moyens d'entrée (Q12) recevant ledit signal d'état activant lesdits moyens de réaction pour fournir ledit signal de réaction auxdits moyens de déclenchement, lorsque ledit signal d'état est indicateur d'un état de panne ;
- des moyens de temporisation de réinitialisation (C4, R14), déterminant un retard de réinitialisation pour l'activation du port de réinitialisation ; et
- des moyens de temporisation d'annulation de réinitialisation (C2, R21) déterminant un retard de synchronisation de réinitialisation pour lesdits moyens de réaction.
- recevoir des signaux d'entrée en provenance de dispositifs d'interface utilisateur, lesdits signaux d'entrée étant aptes à déterminer les conditions de réinitialisation dudit système de microcontrôleur ou microprocesseur ;
- déclencher les signaux d'entrée reçus desdits dispositifs d'interface utilisateur et générer un signal d'activation pour une fonction de réinitialisation du système de microcontrôleur ou microprocesseur, déterminant ladite opération de réinitialisation ;
- permettre ledit déclenchement sur la base d'un signal d'état provenant dudit système
de microcontrôleur ou microprocesseur, ledit signal d'état étant indicateur d'un état
de panne du système de microcontrôleur ou microprocesseur ;
dans lequel ladite étape consistant à permettre le déclenchement comprend en outre
les étapes consistant à :
recevoir par le biais de moyens de réaction (Q9, Q11, Q10) le signal d'activation pour ledit port de réinitialisation et générer un signal de réaction pour ladite autorisation desdits moyens de déclenchement;
recevoir par le biais de moyens d'entrée (Q12) ledit signal d'état permettant auxdits moyens de réaction de fournir ledit signal de déclenchement auxdits moyens de déclenchement, lorsque ledit état de signal est indicateur d'un état de panne ;
déterminer par le biais de moyens de temporisation de réinitialisation (C4, R14) un retard de réinitialisation pour l'activation du port de réinitialisation,
déterminer par le biais de moyens de temporisation d'annulation de réinitialisation (C2, R21), un retard d'annulation de réinitialisation pour lesdits moyens de réaction.
REFERENCES CITED IN THE DESCRIPTION
Patent documents cited in the description