(19)
(11) EP 3 161 691 A1

(12)

(43) Date de publication:
03.05.2017  Bulletin  2017/18

(21) Numéro de dépôt: 15753710.1

(22) Date de dépôt:  24.06.2015
(51) Int. Cl.: 
G06F 17/50(2006.01)
H03K 3/037(2006.01)
(86) Numéro de dépôt:
PCT/FR2015/051698
(87) Numéro de publication internationale:
WO 2015/197979 (30.12.2015 Gazette  2015/52)
(84) Etats contractants désignés:
AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR
Etats d'extension désignés:
BA ME
Etats de validation désignés:
MA

(30) Priorité: 27.06.2014 FR 1456080

(71) Demandeurs:
  • INRIA - Institut National de Recherche en Informatique et en Automatique
    78150 Le Chesnay (FR)
  • Universite Joseph Fourier
    38041 Saint Martin d'Hères (FR)

(72) Inventeurs:
  • FRADET, Pascal
    38000 Grenoble (FR)
  • BURLYAEV, Dmitry
    Grenoble 38000 (FR)
  • GIRAULT, Alain
    38330 Biviers (FR)

(74) Mandataire: Cabinet Netter 
36, avenue Hoche
75008 Paris
75008 Paris (FR)

   


(54) PROCÉDÉ DE FABRICATION AUTOMATISÉE D'UN CIRCUIT ÉLECTRONIQUE ADAPTÉ POUR DÉTECTER OU MASQUER DES FAUTES PAR REDONDANCE TEMPORELLE, PROGRAMME D'ORDINATEUR ET CIRCUIT ÉLECTRONIQUE ASSOCIÉS