PROCEDE DE FABRICATION D'UN DISPOSITIF MEMS

Abstract

 La présente description concerne un procédé de fabrication d'un dispositif micro-électromécanique comportant les étapes successives suivantes :
- prévoir une structure SOI comportant une première couche semiconductrice (17) sur une couche isolante (15) ;
- former une deuxième couche semiconductrice (17') par épitaxie sur et en contact avec la face supérieure de la première couche semiconductrice (17) ;
- reporter et fixer, par collage moléculaire, une troisième couche semiconductrice (25) sur et en contact avec la face supérieure de la deuxième couche semiconductrice (17') ; et
- former des tranchées s'étendant verticalement depuis la face supérieure de la troisième couche semiconductrice (25) jusqu'à la face supérieure de la couche isolante (15), lesdites tranchées délimitant latéralement un élément mécanique du dispositif.

Description

Domaine technique

[0001] La présente description concerne de façon générale les dispositifs électromécaniques et notamment les dispositifs basés sur des microsystèmes électromécaniques ou MEMS (de l'anglais "Micro Electro Mechanical Systems"). Elle s'applique tout particulièrement à des dispositifs basés sur des micro- et nano-systèmes électromécaniques ou M&NEMS (de l'anglais "Micro and Nano-ElectroMechanical Systems").

Technique antérieure

[0002] Un dispositif MEMS comprend typiquement au moins un élément mécanique, par exemple une masse sismique, présentant des dimensions micrométriques. Cet élément peut prendre diverses formes selon la fonction recherchée du dispositif. Les dispositifs MEMS peuvent par exemple être utilisés pour mettre en oeuvre des fonctions de mesure de diverses natures, par exemple des mesures de déplacement ou de pression. Des dispositifs MEMS sont par exemple utilisés dans des capteurs de type accéléromètre, gyromètre, des capteurs de pressions, etc.

[0003] Il serait souhaitable d'améliorer au moins en partie certains inconvénients des dispositifs MEMS connus et de leurs procédés de fabrication.

Résumé de l'invention

[0004] Pour cela, un mode de réalisation prévoit un procédé de fabrication d'un dispositif micro-électromécanique comportant les étapes successives suivantes :

• prévoir une structure SOI comportant une première couche semiconductrice sur une couche isolante ;
• former une deuxième couche semiconductrice par épitaxie sur et en contact avec la face supérieure de la première couche semiconductrice ;
• reporter et fixer, par collage moléculaire, une troisième couche semiconductrice sur et en contact avec la face supérieure de la deuxième couche semiconductrice ; et
• former des tranchées s'étendant verticalement depuis la face supérieure de la troisième couche semiconductrice jusqu'à la face supérieure de la couche isolante, lesdites tranchées délimitant latéralement un élément mécanique du dispositif.

[0005] Selon un mode de réalisation, les première, deuxième et troisième couches semiconductrices sont en silicium.

[0006] Selon un mode de réalisation, l'étape de formation des tranchées est suivie par une étape de libération, dans laquelle la couche isolante est retirée sous l'élément mécanique.

[0007] Selon un mode de réalisation, l'étape de report de la troisième couche semiconductrice sur la deuxième couche semiconductrice est précédée d'une étape de nettoyage par traitement plasma de la face inférieure de la troisième couche semiconductrice et/ou de la face supérieure de la deuxième couche semiconductrice.

[0008] Selon un mode de réalisation, l'élément mécanique a une épaisseur comprise entre 10 µm et 300 µm, par exemple entre 20 µm et 100 µm, par exemple entre 30 µm et 80 µm, par exemple entre 40 µm et 60 µm.

[0009] Selon un mode de réalisation, le procédé comprend en outre, avant l'étape de formation de la deuxième couche semiconductrice, une étape de gravure localisée de la première couche semiconductrice de façon à définir dans ladite première couche semiconductrice des éléments de transduction électromécanique de dimensions microniques ou submicroniques.

[0010] Selon un mode de réalisation, le procédé comprend après ladite étape de gravure localisée et avant l'étape de formation de la deuxième couche semiconductrice, une étape de formation d'éléments de protection en un matériau isolant localisés en vis à vis desdits éléments de transduction électromécanique de dimensions microniques ou submicroniques.

[0011] Selon un mode de réalisation, les éléments de protection sont retirés avec la couche isolante lors de l'étape de libération.

[0012] Un autre mode de réalisation prévoit un dispositif micro-électromécanique comportant un élément mécanique comprenant, dans son épaisseur, une première couche semiconductrice, une deuxième couche semiconductrice formée par épitaxie sur et en contact avec la face supérieure de la première couche semiconductrice, et une troisième couche semiconductrice fixée, par collage moléculaire, sur et en contact avec la face supérieure de la deuxième couche semiconductrice.

[0013] Selon un mode de réalisation, l'élément mécanique a une épaisseur comprise entre 10 µm et 300 µm, par exemple entre 20 µm et 100 µm, par exemple entre 30 µm et 80 µm, par exemple entre 40 µm et 60 µm.

[0014] Selon un mode de réalisation, le dispositif comprend en outre des éléments de transduction électromécanique de dimensions microniques ou submicroniques formés dans la première couche semiconductrice.

Brève description des dessins

[0015] Ces caractéristiques et leurs avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1, la figure 2, la figure 3, la figure 4, la figure 5, la figure 6, la figure 7 et la figure 8 sont des vues en coupe illustrant de façon partielle et schématique des étapes successives d'un exemple d'un procédé de fabrication d'un dispositif MEMS selon un mode de réalisation.

Description des modes de réalisation

[0016] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.

[0017] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, seules certaines des étapes du procédé de fabrication des dispositifs MEMS et seuls certains éléments des dispositifs MEMS ont été détaillés, les autres étapes et éléments étant des étapes et éléments usuels ou étant à la portée de la personne du métier à partir des indications de la présente description.

[0018] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.

[0019] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.

[0020] Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.

[0021] Les figures 1 à 8 illustrent, de façon schématique et partielle, des étapes d'un exemple d'un procédé de fabrication d'un dispositif MEMS selon un mode de réalisation. Plus particulièrement, dans cet exemple, le dispositif réalisé est un dispositif M&NEMS, comprenant des éléments de transduction électromécanique de dimensions microniques ou submicroniques, par exemple de dimensions nanométriques, ou éléments NEMS, par exemple des jauges de contrainte ou des actionneurs, couplés à des éléments mécaniques de dimensions micrométriques ou éléments MEMS, par exemple une masse sismique. Sur les figures 1 à 8, la réalisation d'un unique dispositif MEMS a été (partiellement) représentée. En pratique, une pluralité de dispositifs MEMS, par exemple identiques ou similaires, peuvent être formés simultanément à partir d'un même substrat de départ, puis singularisés lors d'une étape de découpe, non détaillée.

[0022] La figure 1 représente une structure de départ 11 de type SOI (de l'anglais "Semiconductor On Insulator" - semiconducteur sur isolant). La structure 11 comprend, par exemple un support 13 en un matériau semiconducteur, surmonté d'une couche électriquement isolante 15, elle-même surmontée d'une couche semiconductrice 17.

[0023] A titre d'exemple, le support 13 est en silicium. Le support 13 a, par exemple, une épaisseur comprise entre 200 µm et 800 µm, par exemple entre 500 µm et 750 µm.

[0024] A titre d'exemple, la couche isolante 15 est en un oxyde, par exemple en oxyde de silicium (SiO₂). La couche isolante 15 a par exemple une épaisseur comprise entre 0,1 µm et 4 µm, par exemple entre 0,3 µm et 3 µm, par exemple de l'ordre de 2 µm.

[0025] A titre d'exemple, la couche semiconductrice 17 est en silicium, par exemple en silicium monocristallin. La couche semiconductrice 17 a par exemple une épaisseur comprise entre 50 nm et 50 µm, par exemple entre 200 nm et 2 µm, par exemple égale à environ 250 nm ou environ 500 nm. A titre d'exemple, la couche semiconductrice 17 est dopée.

[0026] A titre d'exemple, la couche isolante 15 est formée sur et en contact avec le support 13 de sorte que la face inférieure de la couche isolante 15 soit en contact avec la face supérieure du support 13. La couche semiconductrice 17 est par exemple formée sur et en contact avec la couche isolante 15 de sorte que la face inférieure de la couche semiconductrice 17 soit en contact avec la face supérieure de la couche isolante 15.

[0027] La figure 2 illustre la structure obtenue à l'issue d'une étape de gravure localisée de la couche semiconductrice 17 de façon à former, dans celle-ci, des ouvertures 19. Les ouvertures 19 traversent, par exemple, de part en part la couche semiconductrice 17, c'est-à-dire qu'elles traversent la couche 17 sur toute son épaisseur, de façon à exposer la face supérieure de la couche isolante 15.

[0028] Les ouvertures 19 comprennent notamment des tranchées 19a délimitant latéralement un ou plusieurs éléments de transduction électromécanique de dimensions microniques ou submicroniques (NEMS) 20 du dispositif. Les éléments 20 sont par exemple des jauges de contrainte, par exemple des poutres résonantes ou des jauges piézorésistives, comportant chacune un ou plusieurs barreaux de silicium de dimensions nanométriques définis dans la couche de silicium 17 de la structure SOI.

[0029] Les ouvertures 19 peuvent en outre comprendre au moins une ouverture 19b destinée à permettre la reprise ultérieure d'un contact électrique sur le support semiconducteur 13 sous-jacent.

[0030] Les ouvertures 19a et 19b sont par exemple formées simultanément lors d'une même étape de photolithographie et gravure.

[0031] La figure 3 illustre la structure obtenue à l'issue d'une étape de dépôt d'une couche électriquement isolante 21 sur la face supérieure de la structure de la figure 2. La couche isolante 21 s'étend par exemple de façon continue sur toute la surface supérieure de la structure, c'est à dire, dans cet exemple, sur la face supérieure de la couche semiconductrice 17 et dans les ouvertures 19. A titre d'exemple, la couche isolante 21 s'étend sur et en contact avec la face supérieure de la couche semiconductrice 17 en dehors des ouvertures 19, et sur et en contact avec la face supérieure de la couche isolante 15 et avec les flancs de la couche semiconductrice 17 dans les ouvertures 19.

[0032] La couche 21 est par exemple en oxyde de silicium. La couche 21 présente par exemple une épaisseur e1, mesurée au-dessus de la surface de la couche conductrice 17, comprise entre 50 nm et 2 µm, par exemple comprise entre 0,1 µm et 0,5 µm, par exemple de l'ordre de 0,3 µm. A titre d'exemple, la couche 21 comble entièrement les ouvertures 19. La couche 21 présente par exemple une face supérieure sensiblement plane s'étendant de façon continue sur toute la surface supérieure de la structure.

[0033] La figure 4 illustre la structure obtenue à l'issue d'une étape de retrait localisé de la couche isolante 21, par exemple par photolithographie et gravure. A titre d'exemple, la couche 21 est retirée sur sensiblement toute la face supérieure de la structure illustrée en figure 3 sauf en vis-à-vis des éléments NEMS 20 et des tranchées 19a délimitant latéralement ces éléments. Ainsi, à l'issue de cette étape, seules subsistent des portions 21p de la couche 21, recouvrant la face supérieure et les flancs des éléments NEMS 20 de manière protéger les éléments NEMS 20. Lors de cette étape, la couche 21 est retirée dans la ou les ouvertures de reprise de contact 19b. De plus, lors de cette étape, la gravure se prolonge à travers la couche isolante 15 de la structure SOI en vis à vis de l'ouverture 19b, jusqu'à exposer la face supérieure du substrat 13 et ainsi permettre la reprise d'un contact électrique appelé contact de masse sur le substrat 13.

[0034] La figure 5 illustre la structure obtenue à l'issue d'une étape de dépôt épitaxiale d'une couche semiconductrice 17', par exemple en le même matériau que la couche 17, sur la face supérieure de la structure de la figure 4. Dans cet exemple, la couche 17' s'étend de façon continue sur toute la surface de la structure et comble notamment les ouvertures 19b. Ainsi, en vis à vis des ouvertures 19b, la couche 17' vient en contact, par sa face inférieure, avec la face supérieure du substrat 13.

[0035] La couche 17' est formée par croissance épitaxiale à partir de la face supérieure de la couche semi-conductrice 17. Ainsi, la couche 17' est par exemple monocristalline sur sensiblement toute la surface de la structure, sauf en vis à vis des régions de protection isolantes 21p recouvrant les éléments NEMS 20 du dispositif, où la couche 17' peut présenter une structure polycristalline. Dans l'exemple de la figure 5, la partie polycristalline de la couche 17' située sur et en contact avec les régions isolantes de protection 21p des éléments NEMS est désignée par la référence 23.

[0036] A titre d'exemple, la couche 17' est dopée in-situ, par exemple, au bore, lors de son dépôt.

[0037] A l'issue de l'étape de dépôt, la face supérieure de la couche 17' peut ne pas être plane. En effet, la croissance n'a pas nécessairement la même vitesse en vis-à-vis des ouvertures 19b, en vis à vis des régions isolantes de protection 21p, et en vis à vis des portions de la face supérieure de la couche 17 non revêtues par les régions isolantes 21p. De préférence, une étape de planarisation de la face supérieure de la couche 17' est mise en oeuvre à l'issue de l'étape de dépôt.

[0038] A titre d'exemple, à l'issue de l'étape de planarisation, les couches 17 et 17' présentent, en dehors des ouvertures 19b et des régions de formation des éléments NEMS 20 du dispositif, une épaisseur cumulée e2, à partir de la face supérieure de la couche isolante enterrée 15, comprise entre 1 µm et 50 µm, par exemple comprise entre 5 µm et 30 µm, par exemple comprise entre 10 µm et 20 µm.

[0039] A titre d'exemple, l'étape de planarisation est réalisée par CMP (polissage mécano physique, de l'anglais "Chemical Mechanical Polishing"). En variante, l'étape de planarisation est réalisée par un polissage ou meulage mécanique (grinding) suivi d'un polissage sec (dry polish). Encore en variante, l'étape de planarisation est réalisée par une combinaison des techniques décrites ci-avant.

[0040] La figure 6 illustre la structure obtenue à l'issue d'une étape de report d'une couche semiconductrice 25 sur la face supérieure de la structure illustrée en figure 5 et plus particulièrement, sur la face supérieure de la couche 17'. A titre d'exemple, la couche 25 est reportée sur et en contact avec la face supérieure de la couche 17'. A titre d'exemple, la couche semiconductrice 25 est une plaquette semiconductrice (wafer) ou une partie de plaquette semiconductrice. La couche 25 est par exemple en le même matériau que la couche 17', par exemple en silicium. La couche 25 est de préférence monocristalline. La couche 25 est, par exemple dopée. A titre d'exemple, la couche 25 correspond à la couche semiconductrice cristalline supérieure d'une structure SOI. Dans ce cas, le substrat de support de la structure SOI peut servir de poignée lors du report. Après report et fixation de la couche 25 sur la face supérieure de la couche 17', le substrat de support et la couche isolante enterrée de la structure SOI peuvent être retirés de façon à conserver uniquement la couche 25. A titre de variante, la couche 25 correspond à une partie de l'épaisseur d'un substrat semiconducteur massif. Le substrat est d'abord reporté et fixé sur la face supérieure de la couche 17', puis aminci, par exemple par meulage et/ou CMP, de façon à conserver uniquement la couche 25.

[0041] La couche 25 est par exemple fixée par collage moléculaire de sa face inférieure avec la face supérieure de la couche 17'. Le collage est par exemple un collage moléculaire de type SAB (de l'anglais "Surface Activated Bonding" - collage à activation de surface), c'est à dire que l'étape de report est précédée d'une étape de préparation ou nettoyage de la surface de collage de la couche 25 et/ou de la surface de collage de la couche 17', par traitement plasma.

[0042] Pour améliorer le collage, après report de la couche 25 sur et en contact avec la face supérieure de la couche 17', un recuit peut être prévu, par exemple à une température de l'ordre de 400°C.

[0043] En dehors des ouvertures 19b et des régions de formation des éléments NEMS 20 du dispositif, les couches 17, 17' et 25 présentent une épaisseur cumulée e3. L'épaisseur e3 est, par exemple, déterminée en fonction du type d'élément MEMS que l'on cherche à réaliser. L'épaisseur e3 correspond, par exemple, à l'épaisseur finale d'un élément mécanique, par exemple une masse sismique, d'un élément MEMS du dispositif. L'épaisseur e3 peut être ajustée en fonction du type d'application considéré. L'épaisseur e3 est, par exemple, comprise entre 10 µm et 300 µm, par exemple entre 20 µm et 100 µm, par exemple entre 30 µm et 80 µm, par exemple entre 40 et 60 µm.

[0044] La figure 7 illustre la structure obtenue à l'issue d'une étape de gravure localisée, à partir de la face supérieure de la couche 25, de l'empilement formé par les couches 17, 17' et 25.

[0045] A titre d'exemple, l'étape de gravure est réalisée à travers un masque, par exemple un masque dur, en un oxyde, par exemple en orthosilicate de tétraéthyle (TEOS). La gravure des couches 25, 17' et 17 est, par exemple une gravure ionique réactive profonde (DRIE, de l'anglais "Deep Reactive Ion Etching").

[0046] Lors de cette étape des ouvertures et/ou tranchées verticales 28 sont formées dans l'empilement des couches 25, 17' et 17. A titre d'exemple, ces tranchées et/ou ouvertures débouchent sur la face supérieure de la couche 15 ou sur la face supérieure des protections 21p. La gravure est par exemple une gravure sélective du ou des matériaux semiconducteurs des couches 17, 17' et 25 par rapport au matériau diélectrique de la couche 15 et des éléments de protection 21. Les tranchées et ouvertures 28 définissent et délimitent latéralement, dans l'empilement des couches semiconductrices 17, 17' et 25, des éléments MEMS comprenant notamment un élément mécanique 29, par exemple une masse sismique. Dans cet exemple, les tranchées et ouvertures 28 permettent en outre d'exposer la face supérieure des éléments de protection 21p en vis à vis des éléments NEMS 20 du dispositif. De plus, dans cet exemple, les tranchées et ouvertures 28 définissent en outre, en vis à vis de l'ouverture de reprise de contact de masse 19b, une portion 30 de l'empilement des couches 17' et 17, aussi appelée région de reprise de contact de masse, en contact, par sa face inférieure, avec le substrat 13.

[0047] A titre d'exemple, l'étape de gravure décrite ci-avant est précédée d'une étape de formation de plots 27, par exemple sur et en contact avec la face supérieure de la couche semiconductrice 25, en vis à vis de portions de la couche 25 non retirées lors de l'étape de gravure ultérieure et en dehors des éléments MEMS et notamment de l'élément mécanique 29 du dispositif. A titre d'exemple, les plots 27 sont en germanium et ont, par exemple, une épaisseur comprise entre 100 nm et 1 µm, par exemple de l'ordre de 500 nm. Les plots 27 permettent, par exemple, le scellement ultérieur de la structure obtenue à l'issue du procédé décrit en relation avec les figures 1 à 8 avec un capot (non représenté).

[0048] La figure 8 illustre la structure obtenue à l'issue d'une étape de retrait d'une partie de la couche 15 et des régions de protection isolantes 21p. Lors de cette étape, aussi appelée étape de libération, la couche 15 et les éléments de protection 21p sont gravés de façon sélective par rapport aux couches semiconductrices 17, 17' et 25, de manière à libérer les éléments MEMS et NEMS du dispositif. A titre d'exemple, la gravure est une gravure chimique gazeuse. A titre d'exemple, la gravure est réalisée sous vapeur de fluorure d'hydrogène (HF). A titre d'exemple, la libération a une vitesse comprise entre 5 nm/min et 100 nm/min, par exemple comprise entre 20 nm/min et 60 nm/min, par exemple de l'ordre de 48 nm/min. Le temps de gravure peut être contrôlé de façon à conserver des portions de la couche diélectrique 15 servant d'ancrage ou support mécanique aux éléments MEMS et NEMS du dispositif.

[0049] A titre d'exemple, des parties de silicium polycristallin peuvent subsister dans la structure obtenue à l'issue de cette étape. En effet, à titre d'exemple, à proximité des éléments NEMS 20, une partie des régions 23 peut subsister.

[0050] Un avantage du procédé décrit ci-dessous et notamment de l'étape de la figure 6 de report d'une couche semiconductrice 25 sur et en contact avec la face supérieure de la couche semiconductrice épitaxiée 17', est qu'il permet d'augmenter l'épaisseur de l'élément mécanique par rapport à un procédé ne comportant pas cette étape et dans lequel l'épaisseur de l'élément mécanique serait définie uniquement par l'épaisseur des couches 17 et 17'. Ceci permet d'améliorer les performances des dispositifs MEMS et d'adresser des applications nécessitant des éléments mécaniques, par exemple des masses sismiques, relativement épais.

[0051] Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à la personne du métier. En particulier, les modes de réalisation décrits ne se limitent aux exemples de matériaux et de dimensions mentionnés dans la présente description.

[0052] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Revendications

1. Procédé de fabrication d'un dispositif micro-électromécanique comportant les étapes successives suivantes :

- prévoir une structure SOI comportant une première couche semiconductrice (17) sur une couche isolante (15) ;

- former une deuxième couche semiconductrice (17') par épitaxie sur et en contact avec la face supérieure de la première couche semiconductrice (17) ;

- reporter et fixer, par collage moléculaire, une troisième couche semiconductrice (25) sur et en contact avec la face supérieure de la deuxième couche semiconductrice (17') ; et

- former des tranchées s'étendant verticalement depuis la face supérieure de la troisième couche semiconductrice (25) jusqu'à la face supérieure de la couche isolante (15), lesdites tranchées délimitant latéralement un élément mécanique (29) du dispositif.

2. Procédé selon la revendication 1, dans lequel les première (17), deuxième (17') et troisième (25) couches semiconductrices sont en silicium.

3. Procédé selon la revendication 1 ou 2, dans lequel l'étape de formation des tranchées est suivie par une étape de libération, dans laquelle la couche isolante (15) est retirée sous l'élément mécanique (29).

4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel l'étape de report de la troisième couche semiconductrice (25) sur la deuxième couche semiconductrice (17') est précédée d'une étape de nettoyage par traitement plasma de la face inférieure de la troisième couche semiconductrice (25) et/ou de la face supérieure de la deuxième couche semiconductrice (17').

5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel l'élément mécanique a une épaisseur (e3) comprise entre 10 µm et 300 µm, par exemple entre 20 µm et 100 µm, par exemple entre 30 µm et 80 µm, par exemple entre 40 µm et 60 µm.

6. Procédé selon l'une quelconque des revendications 1 à 5, comprenant en outre, avant l'étape de formation de la deuxième couche semiconductrice (17'), une étape de gravure localisée de la première couche semiconductrice (17) de façon à définir dans ladite première couche semiconductrice (17) des éléments de transduction électromécanique (20) de dimensions microniques ou submicroniques.

7. Procédé selon la revendication 6, comprenant en outre, après ladite étape de gravure localisée et avant l'étape de formation de la deuxième couche semiconductrice (17'), une étape de formation d'éléments de protection (21p) en un matériau isolant localisés en vis à vis desdits éléments de transduction électromécanique (20) de dimensions microniques ou submicroniques.

8. Procédé selon la revendication 7 dans son rattachement à la revendication 3, dans lequel les éléments de protection (21p) sont retirés avec la couche isolante (15) lors de l'étape de libération.

9. Dispositif micro-électromécanique comportant un élément mécanique (29) comprenant, dans son épaisseur, une première couche semiconductrice (17), une deuxième couche semiconductrice (17') formée par épitaxie sur et en contact avec la face supérieure de la première couche semiconductrice (17), et une troisième couche semiconductrice (25) fixée, par collage moléculaire, sur et en contact avec la face supérieure de la deuxième couche semiconductrice (17').

10. Dispositif selon la revendication 9, dans lequel l'élément mécanique (29) a une épaisseur (e3) comprise entre 10 µm et 300 µm, par exemple entre 20 µm et 100 µm, par exemple entre 30 µm et 80 µm, par exemple entre 40 µm et 60 pm.

11. Dispositif selon la revendication 9 ou 10, comprenant en outre des éléments de transduction électromécanique (20) de dimensions microniques ou submicroniques formés dans la première couche semiconductrice (17).

Dessins