Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren.

Abstract

 Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. Verfahren zum gleichzeitigen Herstellen zweier verschiedener Transistoren für 1²L-Schaltungen auf einem einzigen Halbleiterplättchen, wobei die eine Art von Schaltungen bei niedrigen Signalspannungen arbeitet und die andere Art von Schaltungen als Ausgangs-Treiberstufen bei relativ hohen Signalspannungen arbeitet. Ein vertikal angeordneter NPN Transistor der, wei das bei I²L-Schaltungen (Integrierte Injektions Logik) üblich ist, mit nach aufwärts gerichteter Injektion arbeitet, wird mit einer dünneren epitaxial aufgewachsenen Schicht (50') zwischen dem vergrabenen Subemitter (4') und der Basiszone aufgebaut, als der mit dickerer epitaxial aufgewachsener Schicht (50) zwischen vergrabenem Subkollektor (6') und der Basiszone abwärts injizierende vertikale NPN Transistor für Ausgangs-Treiberstufen oder Eingangsstufen auf dem gleichen Halbleiterplättchen. Verringert man die Dicke der expitaxial aufgewachsenen Schicht bei nach oben injizierenden vertikalen Transistoren in I²L-Schaltungen, dann wird die Ladungsspeichercharakteristik des Bauelementes verringert und der Injektionswirkungsgrad wird erhöht. Erhöht man dagegen die epitaxiale Schichtdicke bei nach unten injizierenden vertikalen Transistoren, wie man sei für Ausgangs-Treiberstufen und Eirigangsschaltungen des Halbleiterplättchens verwendet, dann kann eine höhere Signalspannung verwendet werden, da der Basis-Subkollektorübergang eine höhere Qurchschlagsspannung aufweist. Dabei wird ein Verfahren angegeben, durch das diese Struktur hergestellt werden kann, in dem man in der oberhalb des vergrabenen Subemitters (4') eines in I²L-Schaltung verwendeten vertikalen Transistors Schadstellen. einführt und damit die Reaktivität der epitaxialen Oberfläche für eine nachfolgende Oxidationsreaktion erhöht. Indem man die Oxidationsgeschwindigkeit in der epitaxialen Schicht erhöht, lässt sich eine örtlich verdünnte Zone bilden, in der nachfolgend die Basis- und Kollektorstrukturen unter Verwendung der gleichen Verfahrensschritte hergestellt werden können, die zur Bildung von Basis und Emitterstruktüren in den als Ausgangs-Treiberstufen verwendeten nach unten injizierenden NPN Transistoren gebildet werden.

Beschreibung

[0001] Die Erfindung betrifft ganz allgemein ein Verfahren zum Herstellen von integrierten Halbleiterschaltungen und insbesondere zur Herstellung von bipolaren Transistoren mit verschiedenen Spannungseigenschaften auf dem gleichen Halbleiterplättchen.

[0002] Integrierte logische 1²L-Schaltungen mit Ladungsträgerinjektion arbeiten bei einem relativ niedrigen Signalpegel von 1 Volt. Man hat bisher große Schwierigkeiten dabei gehabt, eine Signalübertragung zwischen verschiedenen I²L-Halbleiterplättchen oder Chips bei diesem niedrigen Signalpegel herzustellen. Zusätzliche Spannungsverstärkerschaltungen benötigen am Eingang/Ausgang des Chips eine höhere Durchbruchsspannung am Basis-Kollektor- übergang des in der Chip-Ausgangs-Treiberstufe verwendeten vertikalen bipolaren Transistors. Erhöht man jedoch die Basis-Kollektor-Schichtdicke eines nach unten injizierenden vertikalen bipolaren Transistors für Ausgangs-Treiberstufen, so ergibt sich, daß dann die mit Aufwärtsinjektion arbeitenden vertikalen bipolaren Transistoren der innen liegenden logischen 1²L-Schaltungen einen sehr geringen Emitter-Wirkungsgrad und eine sehr große Ladungsspeicherkapazität aufweisen, da beide Arten von Bauelementen in jedem praktisch durchführbaren und wirtschaftlichen Herstellungsverfahren gleichzeitig hergestellt werden müssen. Daher haben praktisch ausgeführte 1²L-Schaltungen den Nachteil, daß sie entweder schnelle interne logische Schaltungen und bei niedriger Spannung arbeitende Ausgangs-Treiberstufen oder langsamere interne logische Schaltungen bei mit höherer Spannung arbeitende Ausgangs-Treiberstufen aufweisen.

[0003] Aufgabe der Erfindung:

Aufgabe der Erfindung ist es somit, eine bipolare Schaltung zu schaffen, mit der sich auf einem einzigen Halbleiterplättchen oder Chip sowohl schnelle I²L-Schaltungen als schnelle interne logische Schaltungen und mit hoher Signalspannung arbeitende Ausgangs-Treiberstufen herstellen lassen.

[0004] Die Erfindung offenbart ein Verfahren zum gleichzeitigen Herstellen zweier verschiedener Transistoren für I²L-Schaltungen auf einem einzigen Halbleiterplättchen, wobei die eine Art von Schaltungen bei niedrigen Signalspannungen arbeitet und die andere Art von Schaltungen als Ausgangs-Treiberstufen bei relativ hohen Signalspannungen arbeitet. Ein vertikal angeordneter NPN Transistor - der, wie das bei I²L-Schaltungen (Integrierte Injektions Logik) üblich ist, mit nach aufwärts gerichteter Injektion arbeitet, wird mit einer dünneren epitaxial aufgewachsenen Schicht zwischen dem vergrabenen Subemitter und der Basiszone aufgebaut, als der mit dickerer epitaxial aufgewachsener Schicht zwischen vergrabenem Subkollektor und der Basiszone abwärts injizierende vertikale NPN Transistor für Ausgangs-Treiberstufen oder Eingangsstufen auf dem gleichen Halbleiterplättchen.* Verringert man die Dicke der expitaxial aufgewachsenen Schicht bei nach oben injizierenden vertikalen Transistoren in 1²L-Schaltungen, dann wird die Ladungsspeichercharakteristik des Bauelementes verringert und der Injektionswirkungsgrad wird erhöht. Erhöht man dagegen die epitaxiale Schichtdicke bei nach unten injizierenden vertikalen Transistoren, wie man sie für Ausgangs-Treiberstufen und Eingangsschaltungen des Halbleiterplättchens verwendet, dann kann eine höhere Signalspannung verwendet werden, da der Basis-Subkollektorübergang eine höhere Durchschlagsspannung aufweist. Dabei wird ein Verfahren angegeben, durch das diese Struktur hergestellt werden kann, in dem man in der oberhalb des vergrabenen Subemitters eines in 1²L-Schaltung verwendeten vertikalen Transistors Schadstellen einführt und damit die Reaktivität der epitaxialen Oberfläche für eine nachfolgende Oxidationsreaktion erhöht. Indem man die Oxidationsgeschwindigkeit in der epitaxialen Schicht erhöht, läßt sich eine örtlich verdünnte Zone bilden, in der nachfolgend die Basis- und Kollektorstrukturen unter Verwendung der gleichen Verfahrensschritte hergestellt werden können, die zur Bildung von Basis- und Emitterstrukturen in den als Ausgangs-Treiberstufen verwendeten nach unten injizierenden NTN Transistoren gebildet werden.

[0005] Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben.

[0006] In den Zeichnungen zeigen

Fign. 1A - 1E die Folge von Verfahrensschritten in der Bildung eines bipolaren Transistors in einer I²L-Schaltung mit Aufwärtsinjektion und

Fign. 2A - 2E die gleichzeitig ablaufende Folge von entsprechenden Verfahrensschritten bei der Bildung eines mit Abwärtsinjektion arbeitenden bipolaren Transistors auf dem gleichen Halbleiterplättchen, welcher für die I²L-Schaltungen dieses Halbleiterplättchens als Ausgangs-Treiberstufe arbeitet.

[0007] Beschreibung der bevorzugten Ausführungsformen:

In den Fign. 1A - 1E und 2A - 2E sind die gleichen Verfahrensschritte bei der Bildung eines aufwärtsinjizierenden und eines abwärtsinjizierenden vertikalen Transistors gezeigt, wobei die gleichen Buchstaben sich auf gleichzeitig ablaufende Verfahrensschritte beziehen.

[0008] Fig. 1A und Fig. 2A zeigen die Bildung eines N⁺-leitenden Subemitters 4 und die eines N^+-leitenden Subkollektors 6 in einem P-leitenden Substrat 2 für den aufwärts injizierenden bzw. abwärts injizierenden Transistor. Die N -Subzonen 4 und 6 werden durch eine übliche Arsendiffusion durch Öffnungen hindurch hergestellt, die durch übliche photolithographische Verfahren in einer auf dem P-leitenden Substrat 2 thermisch aufgewachsenen SiO₂-Maske hergestellt worden sind. Das P-leitende Substrat hat einen spezifischen Widerstand von 5 - 20 Ohm/cm. Die N -leitenden Zonen 4 und 6 weisen eine Oberflächenkonzentration von mehr als ₁₀²⁰ je cm³ und eine Schichtdicke von 2,5µm auf. Die Zonen 4 und 6 werden vor Bildung der vergrabenen P -leitenden Zonen 8 reoxidiert.

[0009] Fign. 1B und 2B zeigen die Bildung von P⁺-leitenden vergrabenen Isolationsbereichen 8 für den aufwärts injizierenden bzw. den abwärts injizierenden Transistor. Die vergrabenen P⁺-leitenden Zonen 8 werden durch übliche Bordiffusion durch Öffnungen hindurch erzeugt, die durch übliche photolithographische Verfahren in einer kummulativen thermisch erzeugten SiO₂-Maskenschicht hergestellt wurden. Die P -leitenden Zonen 8 haben eine Oberflächenkonzentration von mehr als 10²⁰ cm^-3 und eine Schichtdicke von 3,0µm.

[0010] Fign. 1C und 2C zeigen die Bildung einer epitaxialen Schicht 10. für den aufwärts injizierenden bzw. abwärts injizierenden Transistor. Nach Abziehen der zuvor erwähnten Oxidmaskenschicht wird eine N -leitende Schicht 10 epitaxial bis zu einer Dicke von 3,2 µm und einer Dotierungskonzentration von _{2 x 10}¹⁶ j_{e cm}³ aufgewachsen. Die vergrabenen Isolationsdiffusionen 8 erweitern sich durch Ausdiffusion in die Teile 8' im Substrat 2 und Teile 8" in der epitaxialen Schicht 10.

[0011] Auf der epitaxialen Schicht 10 wird anschließend eine Siliciumdioxidschicht 12 gebildet. Die Siliciumdioxidschicht 12 wird thermisch in einer O₂H₂O-O₂ Athmosphäre bei 970° C bis auf eine Dicke von 300 nm aufgewachsen.

[0012] Fign. 1D und 2D zeigen die Bildung einer Photolackschicht 14 über der Siliciumdioxidschicht 12, welche als Maskenschicht für die Ionenimplantation dient. In dem in Fig. 1D gezeigten, in Aufwärtsrichtung injizierenden vertikalen Transistor wird durch die Photolackschicht 14 und die Siliciumdioxidschicht 12 zum Freilegen der Oberfläche der Epitaxialschicht 10 eine Öffnung 16 hergestellt. Bei dem in Fig. 2D dargestellten nach abwärts inji- zierenden vertikalen Transistor wird keine entsprechende Öffnung hergestellt.

[0013] Anschließend folgt ein Verfahrensschritt zum Implantieren von lonen 18 einer zum Einführen von Schäden in der Kristallstruktur geeigneten Art von Atomen in der innerhalb der Öffnung 16 freiliegenden Zone der epitaxialen Schicht 10. Dafür geeignete Atome sind z. B. H, He, Ne, Ar, Kr, O, Si, C, B und AI. Das Einführen von Schäden in der Kristallstruktur der freiliegenden Zone der epitaxialen Schicht 10 soll dabei die reaktive Oxidationsgeschwindigkeit der Oberfläche und den Prozentsatz des während eines nachfolgenden Oxidationsverfahrensschritts verbrauchten Si erhöhen. Die Implantation wird mit einer üblichen Ionenimplantationsvorrichtung durchgeführt, deren Beschleunigungsspannung im Bereich zwischen 10 und 400 KeV liegt.

[0014] Die Photolackschicht 14 und die Siliciumdioxidschicht 12 sind so dick gewählt, daß das Durchdringen des lonenstrahls 18 in den Bereichen der epitaxialen Schicht 10 abgedeckt wird, die nicht durch eine Öffnung 16 freigelegt sind. Mögliche
Dicken der Photolackschicht, der Siliciumdioxidschicht, die Art der implantierten Ionen und die Beschleunigungsspannung sind in Tabelle 1 zusammengestellt.

[0015] Fign. 1E und 2E zeigen die Bidlung einer Siliciumdioxidschicht 20 nach Entfernen der Photolackmaske 14. Man sieht, daß die Eindringtiefe der Siliciumdioxidschicht 20 größer ist als jede Zunahme der Dicke der bereits bestehenden Siliciumdioxidschicht 12, da die in der Epitaxialschicht 10 durch die lonenimplantation mit den Ionen 18 eingeführten Schäden an der Kristallstruktur die Reaktionsfähigkeit der so frei liegenden Epitaxialschicht 10 bei der Oxidationsreaktion erhöht haben. Diese thermische Oxidation wird bei 970° C in einer H₂0-0₂ Atmosphäre mit einer derart bestimmten Zykluszeit durchgeführt, daß die unterhalb der Öffnung 16 liegende, in ihrer Kristallstruktur beschädigte Zone in der Siliciumschicht 10 durchoxidiert wird. Tabelle 1 gibt dabei Schichtdicken für thermisch gewachsene Siliciumdioxidzonen 20 für Dampfzyklen an, die so bestimmt worden sind, daß sich im Vergleich mit dem unbeschädigten Teil der Siliciumschicht 10 eine dreifach so hohe Oxidationsgeschwindigkeit ergibt. Merkliche Strahlungsschäden liegen dabei innerhalb dem Zweifachen der Normalabweichung von dem Maximalwert der Verteilung der implantierten lonen.

[0016] Fign. 1F und 2F zeigen die Bildung der reoxidierten Schicht 22 aus Siliciumdioxid für aufwärts bzw. abwärts injizierende Transistoren nach Entfernen der bestehenden Oxidschicht 12 und der Oxidschicht 20 durch Abziehen der Oxide. Die Oxidschicht 12 und die Oxidschicht 20 werden dabei chemisch durch Ätzen mit Flußsäure entfernt. Die neue Oxidschicht 22 wird in einer O₂-H₂O-O₂ Atmosphäre bei 970° C mit einer solchen Zykluszeit gebildet, daß dabei eine Schichtdicke von 300 nm erreicht wird.

[0017] Es wird zu diesem Zeitpunkt darauf hingewiesen, daß die Dicke der Epitaxialschicht 10' des aufwärts injizierenden Transistors oberhalb der Subemitters 4', wo die Oxidschicht 20 gebildet worden war, geringer ist, als die der entsprechenden Epitaxialschicht 10 über dem Subkollektor 6' des nach unten injizierenden Transistors. Beispielsweise weist die Epitaxialschicht 10' eine Dicke von etwa 2,8 µm, entsprechend einer Dicke von 200 nm zur thermisch gewachsenen Oxidschicht 20 auf, während die Epitaxialschicht 10 eine Dicke von 2,89 um aufweist. In einem anderen Beispiel hat die Epitaxialschicht 10' eine Dicke von etwa 2,65 µm entsprechend einer Dicke von 500 nm für die thermisch gewachsene Oxidschicht 20 während die Epitaxialschicht 10 eine Dicke von 2,85 µm aufweist.

[0018] In Fign. 1G und 2G ist die Bildung von P-leitenden Basiszonen 24 bzw. 26 für den aufwärts bzw. abwärts injizierenden Transistor . dargestellt. Bei diesem Verfahrensschritt wird außerdem die P-leitende nach unten gerichtete Zone 8"' gebildet. Die P-leitenden Zonen 24, 26 und 8"' werden durch übliche photolitographische Verfahren und Diffusion hergestellt. Die P-leitenden Zonen 24, 26 und 8"' haben eine Oberflächenkonzentration von etwa 5 × 10¹⁸ Atomen/cm3 und eine Schichtdicke von etwa 1,2µm. Die P-leitenden Zonen 24, 26 und 8"' werden dann in O₂ bei etwa 1000° C zur Bildung einer etwa 110 nm starken Oxidschicht oxidiert..

[0019] Fign. 1H und 2H zeigen die Bildung von Kontaktbohrungen 34 und 28 durch die Oxidschicht 22 hindurch zur Erzeugung von Emitter und Kollektordiffusionsbereichen 42 bzw. 40 in dem nach unten bzw. nach oben injizierenden Transistor. Die Öffnungen 28, 30, 32, 34, 36 und 38 in der passivierenden Oxidschicht 22 werden gleichzeitig durch übliche photographische und Oxidätzverfahren gebildet.

[0020] Fign. 11 und 21 zeigen die fertigen aufwärts bzw. abwärts injizierenden Transistoren. Im aufwärts injizierenden Transistor in Fig. 11 ist ein N⁺-leitender Kollektor 40 gebildet, während in dem abwärts injizierenden Transistor in Fig. 21 ein N⁺ -leitender Emitter 42 gebildet ist. Die N -teilenden Zonen 40, 42, 44 und 46 werden dadurch hergestellt, daß zunächst eine Photolacksperrschicht 48 aufgebracht wird, deren Öffnungen die zuvor definierten Oxidöffnungen 28, 32, 34 und 38 überlappen, während die Öffnungen 30 und 36 blockiert werden. Die N⁺-leitenden Zonen 40, 42, 44 und 46 werden durch lonenimplantation von Arsen-lonen durch die Oxidöffnungen 28, 32, 34 und 38 bei einer Energie von ^{50 KeV} und einer Dosierung von 8 x 10¹⁵ cm^-2 erzeugt. Die Photolackschicht 48 wird dann abgelöst und bei einem anschließenden Anlassen für 50 Minuten bei 1050° C wird das Arsen aktiviert und diffundiert dann zur gewünschten Funktionstiefe von 0,6 um.

[0021] Die Folge von Verfahrensschritten gemäß Fign. 1A bis 11 und 2A bis 21 sind für ein Verfahren bestimmt, das auf einem einzigen Halbleiterschaltungsplättchen durchgeführt wird, wobei mit kleiner Signalspannung arbeitende I²L-Schaltungen und mit relativ hohen Signalspannungen arbeitende Ausgangs-Treiberstufen gebildet werden. Der mit Aufwärtsinjektion betriebene NPN-Transistor gemäß Fig. 11 wird normalerweise in I²L-Schaltungen benutzt und wird mit einer dünnen Epitaxialschicht 50' zwischen dem vergrabenen Subemitter 4' und der Basiszone 24 gebildet, während eine dickere Epitaxialschicht 50 den vergrabenen Subkollektor 6' von der Basiszone 26 des nach unten injizierenden vertikalen NPN-Transistors in Fig. 21 trennt. Durch Verringerung der Dicke der epitaxialen Schicht eines aufwärts injizierenden vertikalen Transistors in einer I²L-Schaltung werden die Ladungsspeicher- eigenschaften des Bauelements herabgesetzt und der Injektions- wirkungsgrad des Bauelementes wird verbessert. Es kann gezeigt werden, daß die in den Epitaxialzonen 50', 50 gespeicherte Ladung proportional dem Quadrat der Dicke dieser Zonen ist. Das heißt aber, daß für eine thermisch gewachsene Oxidschicht 20 mit einer Dicke von 500 nm und mit einer Aufwärtsdiffusion des Subemitters 4' von 1,4jum die gespeicherte Ladung in der Zone 50' mit einer Dicke von 50 nm rund 25 mal kleiner ist als die in der Zone 50 mit einer Dicke von 250 nm gespeicherte Ladung. Es kann gezeigt werden, daß ein aufwärts injizierender Transistor einen Injektionswirkungsgrad aufweist, der proportional. der durchschnittlichen Dotierungskonzentration in der Subemitterzone 4' und 50' ist. Da die epitaxiale Schicht 50' niedrig dotiert ist, wird die durchschnittliche Dotierungskonzentration in der Subemitterzone 4' und 50' dadurch erhöht, daß man die Dicke der niedrig dotierten Schicht 50' klein hält.

[0022] Durch Erhöhung der epitaxialen Schichtdicke des für Ausgangs-Treiberstufen und Empfangsstufen benutzten abwärts injizierenden vertikalen Transistors kann eine höhere Signalspannung verwendet werden. Es kann gezeigt werden, daß die Durchschlagsspannungen von Kollektor nach Basis und von Kollektor nach Emitter direkt proportional der Dicke der gering dotierten epitaxialen Schicht 50 sind.

Ansprüche

1. Verfahren zum gleichzeitigen Herstellen von mit relativ kleinen Spannungen arbeitenden bipolaren Transistoren für integrierte logische Schaltungen und von mit relativ hohen Spannungen arbeitenden Transistoren für integrierte Aus- gangs-Treiberstufen auf einem gemeinsamen Halbleiterplättchen, gekennzeichnet durch folgende Verfahrensschritte:

Herstellen einer ersten und einer zweiten vergrabenen Zone (4 bzw. 6) eines zur Dotierung des Halbleitersubstrats (2) entgegengesetzten zweiten Leitungstyps (N+),

Niederschlagen einer epitaxialen Schicht (10) des zweiten Leitungstyps über der ersten und der zweiten vergrabenen Zone und dem Substrat,

Implantation von lonen in die Oberfläche der über der ersten vergrabenen Zone (4) liegenden epitaxialen Schicht zum Erzeugen von so starken Schäden in der kristallinen Struktur der Schicht, daß die Reaktionsfähigkeit dieser Schicht bei einer Oxidationsreaktion erhöht wird,

Oxidieren der Oberfläche der epitaxialen Schicht, wodurch in dem mit Ionen implantierten Bereich über der ersten vergrabenen Zone eine relativ dicke Oxidschicht und damit im Bereich der Epitaxialschicht über der ersten vergrabenen Zone eine örtlich verdünnte Epitaxialschicht und über der zweiten vergrabenen Zone ein Bereich einer dickeren Epitaxialschicht gebildet wird,

Herstellen einer ersten bzw. zweiten Basiszone in der Epitaxialschicht über der ersten bzw. über der zweiten vergrabenen Zone und

Herstellen einer Kollektorzone des zweiten Leitungstyps in der ersten Basiszone und einer Emitterzone des zweiten Leitungstyps in der zweiten Basiszone.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß über der zweiten vergrabenen Zone eine zwischen 1,01 und 1,50 mal dickere Epitaxialschicht verwendet wird, als die über der ersten vergrabenen Zone liegende Epitaxialschicht.

3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Schichtdicke der Epitaxialschicht über der ersten vergrabenen Zone zwischen 0 und 300 nm und über der zweiten vergrabenen Schicht zwischen 100 und 1000 nm beträgt.

4. Verfahren nach Anspruch 1 - 3, dadurch gekennzeichnet, daß zur Ionenimplantation lonen aus einer Gruppe verwendet werden, die H, He, Ne, Kr, Ar, O, Si, C, B und AI enthält.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Ionenimplantation bei einer Beschleunigungsspannung von 10 bis 500 kV bei einer Dosierung von ₁₀^{12 -} ₁₀¹⁶ lonen/cm² durchgeführt wird.

6. Verfahren nach Anspruch 1 - 4, dadurch gekennzeichnet, daß die Oxidation mit trockenem O₂ und Wasserdampf durchgeführt wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß diese Oxidation bei einer Temperatur zwischen 800° C und 1200° C für eine Dauer von zwischen 0,5 min und 10 h durchgeführt wird.

8. Integrierte, aus bipolaren Transistoren bestehende Schaltung mit bei niedrigen Spannungen arbeitenden logischen Schaltungen und mit höheren Spannungen arbeitenden. Transistor-Ausgangs-Treiberstufen, hergestellt nach einem Verfahren gemäß Anspruch 1, dadurch gekennzeichnet,

daß in einem Halbleitersubstrat (2) eines ersten Leitungstyps für einen ersten aufwärts injizierenden Transistor eine erste vergrabene Zone (4) vorgesehen ist, die als Emitterzone dient, daß in der gleichen Ebene im Bereich eines abwärts injizierenden Transistors eine zweite als Kollektorzone dienende vergrabene Zone (6) angeordnet ist,

daß ferner darüber eine epitaxiale Schicht (10) des zweiten Leitungstyps angeordnet ist, die über dem Substrat und den beiden vergrabenen Zonen liegt und über der ersten vergrabenen Zone dünner ist als über der zweiten vergrabenen Zone,

daß ferner über der ersten oder über der zweiten vergrabenen Zone eine erste bzw. eine zweite Basiszone (24, 20) des ersten Leitungstyps gebildet ist,

daß über jeder der beideh Basiszonen (24, 20) jeweils eine als Kollektorzone (40) bzw. als Emitterzone (42) dienende Zone des zweiten Leitungstyps angeordent ist.

9. Integrierte Schaltung nach Anspruch 8, dadurch gekennzeichnet,
daß die Dicke der epitaxialen Schicht über der zweiten vergrabenen Zone etwa 1,01 bis 1,50 mal größer ist als über der ersten vergrabenen Zone.

10. Integrierte Schaltung nach Anspruch 9, dadurch gekennzeichnet,
daß die Dicke der epitaxialen Schicht über der ersten vergrabenen Zone zwischen 0 und 300 nm und über der zweiten vergrabenen Schicht zwischen 100 und 1000 nm beträgt.

Zeichnung