Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik

Abstract

 Bei einem Verfahren zum automatisch selbstausrichtenden Herstellen von Zonen in Halbleiterkörpern werden auf den Halbleiterkörper zunächst drei unabhängig voneinander ätzbare Maskierungsschichten (12, 14, 16) aufgebracht.
Mittels einer weiteren auf die oberste Maskierungsschicht aufgebrachten Ätzmaske (19) wird ein Muster in die oberste Maskierungsschicht geätzt, das sämtliche in den Halbleiterkörper einzubringenden Zonen hinsichtlich ihrer Ausdehnung und ihres gegenseitigen Abstandes definiert. Durch aufeinanderfolgendes selektives Abdecken des Musters in der obersten Maskierungsschicht mittels einer groben Sperrmaske (28, 32, 34) und Ätzen zumindest der mittleren Maskierungsschicht im Bereich der nicht abgedeckten Fenster der oberen Maskierungsschicht erhält man automatisch ausgerichtete Masken für in aufeinanderfolgenden Prozessen herzustellende Zonen.

Beschreibung

[0001] Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von integrierten Halbleiteranordnungen, bei dem auf einen Halbleiterkörper Maskierungsschichten aufgebracht werden, mit deren Hilfe geeignete Zonen in den Halbleiterkörper eingebracht werden.

[0002] Ein grundsätzlicher, kritischer Faktor bei der Auslegung von integrierten Halbleiteranordnungen, die auf einem Halbleiterchip unterzubringen sind, ist die Verlustleistung. Durch die auftretende Verlustleistung wird die Zahl der Bauelemente oder Schaltungen die auf einem Halbleiterchip gegebener Größe unterzubringen ist, und die Operationsgeschwindigkeit der Schaltungen ^be- grenzt. Ganz allgemein kann man feststellen, daß die auftretende Verlustleistung mit der Geschwindigkeit der Schaltungen ansteigt. Außerdem ist die auftretende Verlustleistung eine direkte Funktion der Anzahl der auf einem Halbleiterchip angeordneten Bauelemente bzw. Schaltungen.

[0003] Eine längst bekannte Lösung des sich aus diesem Sachver halt ergebenden Problems besteht in der Verminderung der Größe, insbesondere der flächenmäßigen Ausdehnung der einzelnen Elemente. Dadurch lassen sich auf einem Halbleiterchip bestimmter Größe mehr Bauelemente integrieren und die auftretenden parasitären Kapazitäten vermindern. Der Betrieb erfolgt bei höheren Impedanzwerten für eine vorgegebene Operationsgeschwindigkeit, was zu einer Erniedrigung der Verlustleistung führt. Das Problem der Verlustleistung ist besonders bei in Planartechnik hergestellten, vertikalen Bipolartransistoren von Bedeutung. Dieses Problem ist aber auch bei der Verwirklichung von lateralen Bipolartransistoren und bei Feldeffekttransistoren nicht zu vernachlässigen

[0004] Insbesondere bei vertikalen Bipolartransistoren sind die Basiszone, die Kollektor-Kontaktierungszone und die er- _forderlichen _Isolationszonen genau aufeinander auszurichten, wenn geringe Abmessungen des Bauelementes erzielt werden sollen. Diese Ausrichtung erweist sich als außerordentlich schwierig, da diese einzelnen Zonen in getrennten Prozeßschritten herzustellen sind. Die Definition jeder dieser Zonen erfordert einen separaten Maskierungsprozeß, an den jeweils anschließend durch Diffusion, Ionenimplantation, dielektrische Isolation oder durch Kombinationen dieser Prozesse die entsprechende Zone gebildet werden. Der konventionelle Maskierungspro zeß umfaßt die Beschichtung der Oberfläche des Halbleiterkörpers mit einer dielektrischen Schicht, auf der sich wiederum eine Photolackschicht befindet. Die Photo lackschicht wird mit Hilfe einer Belichtungsmaske geeignet belichtet und entwickelt, so daß ein Maskenmuste entsprechend dem zu erzeugenden Zonenmuster entsteht. Mit Hilfe dieser Maske als Ätzmaske wird ein entsprechendes Muster in die dielektrische Schicht geätzt. Abschließend erfolgt das Einbringen der zu bildenden Zonen.

[0005] Durch die notwendigerweise vorzusehenden Ausrichtungstoleranzen der einzelnen aufeinanderfolgenden Masken ist es bedingt, daß die Ausdehnungen der Zonen selbst und ihre gegenseitigen Abstände bestimmte Mindestmaße nicht unterschreiten können.

[0006] Jede Maske muß exakt in bezug auf das Muster einer vorhergehenden Maske ausgerichtet werden. Da eine vollkommene Ausrichtung nicht erzielbar ist, müssen bestimmte Toleranzen zugelassen werden. Das bedeutet aber daß Zonen bzw. Bauelemente entstehen, deren Abmessungen und gegenseitige Abstände größer sind als es die angestrebten Schaltungsparameter erfordern würden.

[0007] Entsprechende Probleme treten ebenso bei komplexen Schaltungen mit lateralen Bipolartransistoren, komplementären Feldeffekttransistoren und anderen Bauelementen auf.

[0008] Es ist bereits bekannt geworden, das Erfordernis einer vollkommenen Maskenausrichtung in jedem Maskierungsprozeß durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik zu umgehen. Entsprechende Techniken sind in den US Patentschriften 3 928 082, 3 948 694, 3 967 981 und 3 900 352 beschrieben.

[0009] Die Anwendung dieser bekannten Verfahren offenbart gewisse Beschränkungen, derart, daß die Herstellung einer oder mehrerer Halbleiterzonen die Anwendung der maskierten Ionenimplantation erforderlich macht, oder daß die Anzahl der selbstausrichtend herstellbaren Halbleiterzonen begrenzt ist. Beispielsweise ist es nicht mögliche eine dielektrische Isolationszone selbstausrichtend in bezug auf Basis- und Kollektor-Kontaktzonen eines Bipolartransistors oder in bezug auf Sourcezone, Drainzone und Substratkontakt eines Feldeffekttransistors herzustellen.

[0010] Die bekannten Verfahren lösen auch nicht vollkommen das Problem, das als Unterätzen einer Maskierungsschicht bei kannt ist, die während eines Ätzprozesses unterhalb einer anderen Maskierungsschicht angeordnet ist. Der unterätzte Bereich vergrößert die effektive Fläche des Maskenfensters und kann zu Überlappungen von Zonen führen, die einen Abstand voneinander aufweisen müssen.

[0011] Hier will die Erfindung Abhilfe schaffen. Die Erfindung wie sie in den Ansprüchen gekennzeichnet ist, löst die ; Aufgabe, ein selbstausrichtendes Maskierungsverfahren anzugeben, durch das die Herstellung von integrierten Halbleiteranordnungen erhöhter Dichte ermöglicht und gleichzeitig das Problem der Unterätzung von Maskierungsschichten vermieden wird.

[0012] Die durch die Erfindung erreichten Vorteile sind im wesentlichen darin zu sehen, daß durch Anwendung konventioneller photolithographischer Prozesse in Verbindung mit Sperrmasken, die keine kritische Ausrichtung erforderlich machen, mehr als zwei unterschiedliche Zonen in einem Halbleiterkörper selbstausrichtend herstellbar sind.

[0013] Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert.

[0014] Es zeigen:

Fign. 1A Schnittansichten einer Struktur mit einem bis 1E Bipolartransistor in aufeinanderfolgenden Stufen des erfindungsgemäßen Herstellungsverfahrens,

Fig. 2 eine Draufsicht der Transistorstruktur in der Verfahrensstufe gemäß Fig. 1E und

Fign. 3A Schnittansichten einer CMOSFET-Struktur in bis 3E aufeinanderfolgenden Stufen des erfindungsgemäßen Herstellungsverfahren.

[0015] Wie in Fig. 1A gezeigt, wird ein P-dotiertes Substrat aus Silicium verwendet, um einen von weiteren, nicht dargestellten Elementen auf demselben Halbleiterchip durch dielektrische Isolation isolierten NPN-Transistor herzustellen. Selbstverständlich eignet sich das erfindungsgemäße Verfahren auch zur Herstellung von Bipolartransistoren entgegengesetzten Leitfähigkeitstyps und anderen Halbleiterbauelementen wie beispeilsweise Feldeffekt-Transistoren.

[0016] Auf das P -dotierte Substrat 2 ist eine N -dotierte Epitaxieschicht 7 aufgebracht. Entsprechend der übliche Technik ist ein N⁺-dotierter Subkollektor 6 und eine P⁺-dotierte Sperrschicht-Isolationszone 4 vorgesehen. Diese standardmäßigen vergrabenen Zonen stehen in kein unmittelbaren Zusammenhang mit dem erfindungsgemäßen Verfahren.

[0017] Aus Fig. 1B ist zu ersehen, daß drei unterschiedliche Maskierungsschichten auf die Epitaxieschicht 7 aufgebracht sind. Mit Hilfe dieser Maskierungsschichten werden die im betrachteten Beispiel herzustellenden Zonen in die Epitaxieschicht eingebracht. Im betrachteten Beispiel sind in Wirklichkeit fünf getrennte Schich ten 10, 12, 14, 16 und 18 auf der Epitaxieschicht vorhanden. Wie im folgenden noch beschrieben wird, bilden jedoch die Schichten 10 und 12 eine zusammengesetzte Maskierungsschicht und die Schicht 18 ist im Rahmen des erfindungsgemäßen Verfahrens nicht unbedingt erforderlich, jedoch vorteilhaft.

[0018] Auf die Oberfläche der obersten Schicht 18 ist eine Bemessungsmaske 19 aufgebracht, die ein die Gesamtmenge der in der Epitaxieschicht 7 zu bildenden Zonen definierendes Muster enthält. Die Bemessungsmaske 19 besteht vorzugsweise aus einem Photolack, der in konventioneller Weise belichtet und entwickelt wird.

[0019] Beim hier beispielweise betrachteten, bevorzugten Aus- _führungsbeispiel sind die _Maskierungsschichten zusammenl gesetzt aus einer Schicht 10 aus Siliciumdioxid, eine Schicht 12 aus Siliciumoxynitrid, einer Schicht 14 aus Siliciumdioxid, einer Schicht 16 aus Siliciumnitrid und einer Schicht 18 aus Siliciumdioxid. Jede dieser Schichten ist mittels bekannter Verfahren aufgebracht, die selbst nicht Teil der Erfindung sind.

[0020] Die Schicht 10 aus Siliciumdioxid wird in vorteilhafter Weise thermisch in einer Dicke von 25 bis 100 nm aus der Epitaxieschicht 7 aufgewachsen. Das Aufbringen der Schicht 12 aus Siliciumoxynitrid erfolgt vorzugsweise durch ein chemisches Aufdampfverfahren, wie es beispielsweise in "J. Electrochemical Society", Vol. 124, Nr. 4, April 1977, auf den Seiten 599 bis 606 von Gaind et al unter dem Titel "Oxynitride Deposition Kinetics in a SiH₄-CO₂-HN₃-H₂ System" beschrieben ist. Die Dicke der Schicht 12 liegt in der Größenordnung von 50 bis 100 nm

[0021] Auch die Schichten 14 und 18 aus Siliciumdioxid werden vorzugsweise in einem chemischen Aufdampfprozeß aufgebracht und weisen eine Dicke von etwa 50 und 100 bis 200 nm auf. Die Schicht 16 aus Siliciumnitrid wird vorzugsweise ebenfalls in einem chemischen Aufdampfprozeß in einer Dicke von 50 bis 100 nm aufgebracht.

[0022] Im Rahmen der Herstellung von Bipolartransistoren wählt man vorzugsweise für die Schichten 10, 14 und 18 Dicken von 25, 50 und 100 nm. Um das Unterätzen einer oberen Schicht in einem Bereich zu verhindern, wenn die untere Schicht in einem anderen Bereich geätzt wird, wählt im allgemeinen die Dicken der Schichten im Verhältnis von 1:2:4.

[0023] Selbstverständlich ist das erfindungsgemäße Verfahren nicht auf die angegebenen Materialien und Beschichtungstechniken begrenzt. Für das erfindungsgemäße Verfahren ist ausschlaggebend, daß drei Maskierungsschichten verwendet werden, die unabhängig voneinander ätzbar sind. Damit ist gemeint, daß ein bestimmtes Ätzmittel, das das Material der einen Schicht angreift, nicht oder nur mit einer geringeren Ätzrate die Materialien der beiden anderen Schichten angreift. ;

[0024] Beim beispielsweise betrachteten Ausführungsbeispiel werden als Materialien für die drei unabhängig voneinander ätzbaren Maskierungsschichten 12, 14 und 16 Siliciumoxynitrid, Siliciumdioxid und Siliciumnitrid gewählt. Beispielsweise greift heiße Phosphorsäure Siliciumnitrid aber kaum Siliciumdioxid an. Diese Säure ätzt auch Siliciumoxynitrid ungefähr 2,5 mal schneller als Siliciumnitrid. Gepufferte Fluorwasserstoffsäure ätzt Siliciumdioxid, greift aber kaum Siliciumnitrid oder Siliciumoxynitrid an.

[0025] Die verschiedenen Ätzschritte können auch in Form von Plasmaätzen durchgeführt werden. Durch Plasmaätzen wird Siliciumoxynitrid zwei bis dreimal schneller geätzt als Siliciumnitrid. Chemisch aufgedampftes Siliciumdioxid wird bis sechs bis zehnmal langsamer geätzt als Siliciumnitrid. Bei anistropem Plasmaätzen kann die Siliciumoxynitridschicht durch eine Schicht aus Siliciumnitrid ersetzt werden. In diesem Fall sollte die Schicht 16 aus Siliciumnitrid mindestens doppelt so dick wie die Schicht 12 sein.

[0026] Es sind auch andere Materialien für die Maskierungsschichten einsetzbar. Beispielsweise kann Chrom oder Aluminium anstelle von Siliciumnitrid und Molybdän anstelle von Siliciumoxynitrid verwendet werden. Wird eine dielektrische Oxydationstechnik in Form von eingelassenen Isolationszonen verwendet, so kann Siliciumnitrid oder Siliciumoxynitrid durch polykristallines Silicium ersetzt werden, das mit Pyrokatechol selektiv ätzbar ist.

[0027] Im Verfahrensschritt gemäß Fig. 1C werden Fenster 20, 21 und 22 unter Verwendung der Bemessungsmaske 19 in die freiliegenden Bereiche der Schichten ¹⁶ und ¹⁸ geätzt. Dabei wird zunächst die aus Siliciumdioxid ^be- stehende Schicht 18 mit gepufferter Flußsäure geätzt, die zwar Siliciumdoxid angreift, aber in bezug auf Siliciumnitrid oder Photolack wirkungslos bleibt. Nach dem Freilegen der Fenster in der Schicht 18 wird diese Schicht als Maske zum Ätzen der entsprechenden Öffnungen 20, 21 und 22 in der Schicht 16 aus Siliciumnitrid verwendet. Die einzige Aufgabe der Schicht 18 besteht also in der Maskierung der Schicht 16, da Ätzmittel, wie beispielsweise heiße Phosphorsäure, neben Siliciumnitrid auch konventionelle Photolacke angreifen. Anstel e chemisch aufgedampfter Schichten 18 sind auch solche verwendbar, die durch Sputtern aufgebracht werden. Die Schicht 18 kann auch völlig entfallen, wenn der normale Ätzprozeß durch Plasmaätzen ersetzt wird. Das Plasmaätzen, auch reaktives Ionenätzen genannt, ist dem Fachmann hinreichend geläufig. Geeignete Mittel zum Ätzen von beispielsweise Siliciumnitrid sind im Handel erhälti Beim betrachteten Ausführungsbeispiel soll der Bereich des Substrats 7 unterhalb des Fensters 20 in eine dielektrische Isolationszone umgewandelt werden. Der Bereich unterhalb des Fensters 21 soll als Kontaktierungszone zum Subkollektor 6 ausgebildet werden. Der Bereich unterhalb des Fensters 22 wird als Basiszone des Bipolartransistors ausgebildet. Diese genannten drei Zonen werden erfindungsgemäß automatisch aufeinander ausgerichtet.

[0028] Eine Sperrmaske 28 deckt, wie in Fig. 4D dargestellt, die Bereiche der Fenster 21 und 22 ab, jedoch nicht den Bereich des Fensters 20. Die öffnungen in der Sperrmaske 28 für das Fenster 20 erfordern keinen kritischen Ausrichtprozeß, da die Schicht 16 aus Siliciumnitrid eine Ausweitung des Fensters 20 in lateraler Richtung verhindert. Das heißt also, die Ränder der öffnungen in der Sperrmaske 28 aus Photolack müssen nicht exakt auf die Ränder der Schichten 16 und 18 im Bereich der Fenster 20 ausgerichtet sein.

[0029] Wie in Fig. 1E dargestellt, wird nun das Fenster 20' bis zur Epitaxieschicht 7 geöffnet. Dabei wird die Schicht 14 aus Siliciumdioxid mit gepufferter Flußsäure geätzt, wobei gleichzeitig die Sperrmaske 28 entfernt wird. Das Ätzen der Schicht 12 aus Siliciumoxynitrid ; erfolgt mit heißer Phosphorsäure. Schließlich wird die Schicht 10 aus Siliciumdioxid mit gepufferter Flußsäure abgeätzt.

[0030] Beim Ätzen der Schicht 12 aus Siliciumoxynitrid dient die Schicht 14 aus Siliciumdioxid als Maske. Beim Ätzen der Schicht 10 aus Siliciumdioxid wirkt die Schicht 12 aus Siliciumoxynitrid als Maske. Die Schicht 10 aus Siliciumdioxid dient als Zwischenschicht zwischen der Schicht 12 aus Siliciumoxynitrid und dem Substrat aus reinem Silicium. Siliciumoxynitrid hat die Eigenschaft, höhere Störstellendichten als Siliciumdioxid zu erzeugen. Dies ist jedoch im Hinblick auf die Brauchbarkeit des erfindungemäßen Verfahrens unkritisch. Bei der i Bildung der Isolationszonen aus Siliciumdioxid entstehen im Silicium in der Nähe der Schicht aus Siliciumoxynitrid Versetzungen, die die Ausbeute vermindern können. Um das zu vermeiden, wird eine Schicht aus Siliciumdioxid oder aus einem anderen Dielektrikum in einer Dicke von mindestens 25 nm aufgebracht, durch die im Silicium unterhalb der Schicht aus Siliciumoxynitrid eine mechanische Spannung erzeugt wird. Nach der Freilegung des Fensters 20' wird nun die dielektrische Isolationszone 30 gebildet, was in Fig. 1F dargestellt wird. Diese Isolationszone 30 besteht vorzugsweise aus Siliciumdioxid, das thermisch aus der Siliciumschicht.7 gewachsen werden kann. Dabei handelt es sich um ein gängiges Verfahren. Vorzugsweise wird diese Isolationsschicht 30 dadurch erzeugt, daß zunächst durch Plasmaätzen im Bereich des Fensters 20' ein Teil des Silicium entfernt wird. Die dabei entstehende Vertiefung wird anschließend während eines Oxidations^prozesses mit Siliciumdioxid aufgefüllt.

[0031] Anstelle der dielektrischen Isolation kann auch eine Sperrschichtisolation vorgesehen werden. In diesem Falle wird anstelle der dielektrischen Isolationszone 30 eine im betrachteten Ausführungsbeispiel P^+-dotierte Isolationszone vorgesehen. Diese kann durch Diffusion oder Ionenimplantation hergestellt werden.

[0032] An dieser Stelle ist darauf hinzuweisen, daß die in der vorstehend beschriebenen Verfahrensstufe hergestellte Zone auch eine andere Funktion als die Funktion der Isolation haben kann. Beispielweise kann es sich um eine Zone handeln, die einen Widerstand, eine Schottky-Diode oder irgendeine andere Halbleiterzone bildet.

[0033] Es ist außerdem nicht in allen Fällen erforderlich, die Fenster bis zur Oberfläche des Siliciumsubstrats zu öffnen. Beispielsweise ist es bei Ionenimplantationsprozessen vorteilhaft, die Implantation durch eine dünne Isolationsschicht hindurch vorzunehmen. Man kann also entweder die Schichten 10 oder 12 oder auch beide Schichten im Bereich der Fenster belassen und durch sie! hindurch eine Implantation von Ionen in die Epitaxieschicht 7 vornehmen. Das für das erfindungsgemäße Verfahren wesentliche Merkmal steht darin, die Zone mit Rücksicht auf die in nachfolgenden Verfahrensschritten herzustellenden weiteren Zonen selbstausrichtend herzustellen.

[0034] Nach der Bildung der Zone 30 wird eine zweite Sperrmaske 32 aus Photolack aufgebracht, geeignet belichtet und entwickelt, so daß lediglich das Fenster 21 unbedeckt bleibt. Die entsprechende Struktur ist in Fig. 1F dargestellt. Bei der Sperrmaske 32 handelt es sich also wiederum, wie im Falle der ersten Sperrmaske 28, um konventionelles Photolackmaterial, durch das sämtliche Bereiche geschützt werden mit Ausnahme der, in denen Fenster zur Epitaxieschicht 7 freigelegt werden sollen.

[0035] Im nächsten Verfahrensschritt (Fig. 1G) wird ein Fenster 21' im Bereich des Fensters 21 bis zur Epitaxie- schicht 7 geöffnet. Der angewandte Prozeß entspricht dem bereits im Zusammenhang mit Fenster 20' beschriebenen Ätzprozeß. Während des Abätzens des freiliegenden Bereiches der Schicht 14 aus Siliciumdioxid oder auch nach dem Ätzen wird die zweite Sperrmaske vollkommen entfernt. Durch das Fenster 21 wird eine N^+-dotierte Zone 36 in die Epitaxieschicht 7 eingebracht, diese Zone kann entweder als Verbindungszone zum Subkollektor; oder als Kontaktzone zur Epitaxieschicht 7 verwendet werden. Die Zone wird durch Diffusion oder Ionenimplantation hergestellt. Anschließend wird eine dünne Oxidschicht 38 aufgebracht, die die Zone 36 beim Aufbringen der nächsten Sperrmaske 34 vor Verunreinigungen geschützt. Abhängig von den jeweiligen Prozeßparametern ist diese Schicht 38 nicht in jedem Falle erforderlich. Die dritte Sperrmaske 34 ist in Fig. 1G aufgebracht. Wie die beiden ersten Sperrmasken hat diese dritte Sperrmaske 34 die Aufgabe, diese Bereiche der Maskierungsschichten abzudecken, die nicht bis zur Epitaxiechicht 7 abgeätzt werden sollen. Im betrachteten Ausführungsbeispiel wird durch die Sperrmaske 34 lediglich der Bereich des Fensters 22 nicht abgedeckt. Im Bereich dieses Fensters sollen Basis- und Emitterzone des Bipolartransistors verwirklicht werden. Unter Anwendung der bereits angegebenen Ätztechniken wird das Fenster 22 bis zur Oberfläche der Epitaxieschicht 7 geätzt. Anschließend wird eine P^+-dotierte Zone 40 in die Epitaxieschicht 7 eingebracht. Diese Zone bildet die Basiszone des Transistors.

[0036] In der Struktur gemäß Fig. 1H sind sämtliche erfindungs gemäßen Verfahrensschritte durchgeführt.

[0037] In der Struktur gemäß Fig. 1I ist auf konventionelle Weise in der Basiszone 40 eine Emitterzone 42 gebildet.

[0038] Das erfindungsgemäße Verfahren ist am Beispiel der Herstellung eines NPN-Transistors beschrieben, in gleicher Weise könnte natürlich ein PNP-Transistor erzeugt werden, wenn Substrat 2 und Epitaxieschicht 7 vom entgegengesetzten Leitungstyp gewählt werden. Das erfindungsgemäße Verfahren läßt sich ganz allgemein bei der Herstellung verschiedenster integrierter Komponenten anwenden. Außerdem ist die angegebene Schrittfolge, wie sie durch die Fign. 1A bis 1I gekennzeichnet ist, nicht in jedem Falle einzuhalten. Beispielsweise kann die Zone 36 auch nach der Zone 40 gebildet werden.

[0039] Die in Fig. 1I im Schnitt gezeigte Struktur ist in Fig. 2 in Draufsicht dargestellt. Die beim Herstellungsprozeß kritischen Abmessungen, die bei dem erfindungsgemäßen Verfahren automatisch ausgerichtet sind, sind mit D1, D2, D2', D3 und D3' bezeichnet. Die Abmessungen D2, D2' und D3, D3' können gleich oder auch unterschiedliche Werte aufweisen, abhängig von den Auslegungsparametern. Durch Ausnutzung der erfindungsgemäßen automatischen Ausrichtung kann die Entfernung D1 zwischen der Kontaktzone 36 und der Basiszone 40 typisch zwischen 1 bis 4 um gewählt werden. Die Entfernung D2 (oder D2') zwischen der Kontaktzone 36 und der Isolationszone 30 liegt zwischen 1 bis 2,5 µm. Die Entfernung D3 (oder D3') zwischen der Basiszone 40 und der Isolationszone 30 beträgt beispielsweise 1 bis 2,5 µm. Für den Fachmann ist es offensichtlich, daß in der bekannten, üblichen Technik derartig günstige Werte nicht zu erreichen sind. In Abhängigkeit von Faktoren, die nicht durch das erfindungsgemäße Verfahren bedingt sind, können noch kleinere Abstände gewählt werden. Die Werte für D3/D3' ergeben sich daraus, daß zwischen der Basiszone 40 und der Isolationszone 30 ein gewisser Abstand erwünscht ist. Es sind jedoch auch Strukturen von Bedeutung, bei denen, die Basiszone direkt an die dielektrische Isolationszone anschließt. Auch in diesem Fall ist das erfindungsgemäße Verfahren anwendbar, wobei die Ausrichtung der Basiszone 40 in bezug auf die Isolationszone 30 völlig unkritisch ist. Beim erfindungsgemäßen Verfahren kann insbesondere die Elektronenstrahl-Lithographie oder das Projektionsdrucken angewandt werden, wobei die oben angebenen Entfernungen bis auf 0,6 um reduzierbar sind. Ausschlaggebend ist, daß mit Hilfe des erfindungsgemäßen Verfahrens integrierte Anordnungen mit extrem hoher Dichte verwirklichbar sind, da mit hoher Ausbeute extrem kleine Strukturen herstellbar sind.

[0040] Anhand der Fign. 3A bis 3E ist das erfindungsgemäße Verfahren in Verbindung mit der Herstellung komplementärer Metall-Oxid-Halbleiter-Feldeffekttransistoren (CMOSFET'S) beschrieben. In das in Fig. 3A gezeigte P -dotierte Substrat 102 ist eine N -dotierte Zone 103 eingebracht. Auf die Oberfläche des Substrats sind fünf mit dem Bezugszeichen 110, 112, 114, 116 und 118 bezeichnete Schichten aufgebracht. Diese Schichten entsprechen exak den Schichten 10, 12, 14, 16 und 18 in den Fign. 1A bis 1H. Das bedeutet also, daß die Schicht 110 aus Siliciumdioxid, die Schicht 112 aus Siliciumoxynitrid, die Schicht 114 aus Siliciumdioxid, die Schicht 116 aus Siliciumnitrid und die Schicht 118 aus Siliciumdioxid besteht. Das Aufbringen der Schichten kann vorteilhafter Weise wieder unter Anwendung der bereits genannten Techniken erfolgen. Wie bekannt, wird die N -dotierte Zone 103 verwendet, um einen P-Kanal-FET herzustellen. Der benachbarte Bereich des P -dotierten Substrates 102 ist dann für einen N-Kanal-FET vorgesehen. In einem Halbleiterchip lassen sich tausende solcher Elemente bilden. Die Isolationszonen in Form von diffundierten Zonen oder von dielektrischen Zonen besorgen die gegenseitige Isolation der Feldeffekttransistoren.

[0041] In die Schichten 118 und 116 werden wiederum unter Verwendung einer Bemessungsmaske Fenster geätzt. Die Fenster sind mit den Bezugszeichen 120 bis 125 versehen. Die Bereiche in der Zone 103 unterhalb der Fenster 120 und 121 sind für die Source und Drain des P-Kanal-FETs vorgesehen. Der Bereich unter dem Fenster 122 nimmt eine N^+-dotierte Kontaktzone auf. Im Bereich unterhalb des Fensters 123 ist eine Isolationszone vorgesehen. Die Bereiche unterhalb der Fenster 124 und 125 nehmen Source und Drain eines N-Kanal-FETs auf. Die zur Herstellung der Fenster 120 bis 125 verwendete Maske entspricht der Maske 19 in Fig. 1B. Auf eine erneute Darstellung wurde deshalb verzichtet.

[0042] Wie aus der Fig. 3B zu ersehen, wird das Fenster 123' nun bis zum Substrat 102 in einem Bereich geöffnet, in dem die Zone 103 endet. Dazu wird eine Sperrmaske 128 verwendet, die durch eine gestrichelte Linie angedeutet ist. Das Fenster 123' wird in derselben Weise hergestellt, wie es in Verbindung mit der Herstellung eines Bipolartransistors beschrieben ist. Die Schicht 114 aus Siliciumdioxid wird mit gepufferter Flußsäure, die Schicht 112 aus Siliciumoxynitrid mit heißer Phosphorsäure und die Schicht 110 aus Siliciumdioxid wiederum mit gepufferter Flußsäure geätzt. Beim Ätzen der Schicht 112 wirkt die Schicht 114 als Maske. Beim Ätzen der Schicht 110 wirkt die Schicht 112 als Maske.

[0043] Nach der Herstellung des Fenster 123' werden, wie in Fig. 3D dargestellt, Isolationszonen 126 und 127 erzeugt. Die Isolationszone 126 ist eine P^+-dotierte Zone, die unterhalb der dielektrischen Isolationszone 127 als Kanalsperrzone wirkt. Die dielektrische Isolationszone 127 kann wieder in der bereits in Verbindung mit der dielektrischen Isolationszone 30 beschriebenen Weise hergestellt werden. Die P⁺-dotierte Isolationszone 126 kann durch Ionenimplantation oder Diffusion vor der Bildung der Zone 127 hergestellt werden. Derartige Zonen und die zur Herstellung angewandten Techniken sind dem Fachmann hinreichend bekannt. Selbstverständlich sind auch andere Isolationszonenanordnungen mit Hilfe des erfindungsgemäßen Verfahrens herstellbar.

[0044] Nach der Herstellung der Isolationszone 127 wird eine zweite Sperrmaske 132 aufgebracht, belichtet und entwickelt, so daß lediglich die Bereiche der Fenster 120 und 121 unbedeckt bleiben. Die Fenster 120' und 121' werden in gleicher Weise wie das Fenster 123' geöffnet. Anschließend werden die P^+-dotierten Zonen 135 und 136 durch Diffusion oder Ionenimplantation eingebracht. Diese Zonen bilden Source und Drain des P-Kanal-FETs (Fig. 3C).

[0045] Wie das Einbringen der Zonen 140, 141 und 142 (Fig. 3D) schließt den erfindungsgemäßen Verfahrensablauf ab. Diese Zonen werden mit Hilfe einer dritten Sperrmaske 134 eingebracht, die mit Ausnahme der Fenster 122, 124 und 125 die gesamte Oberfläche des Substrats abdeckt. Es werden dann die Fenster 122', 124' und 125' freigelegt und in ihrem Bereich die N^+-dotierten Zonen 142, 140 und 141 eingebracht. Die Zonen 140 und 141 bilden Source und Drain des N-Kanal-FETs. Die Zone 142 bildet eine Kontaktzone, über die eine geeignete Vorspannung an die N-dotierte Zone 103 anlegbar ist.

[0046] Die Gesamtanordnung wird schließlich dadurch vervollständigt, daß die Maskierungsschichten im Bereich der Kanalzonen der FETs entfernt und durch eine die Gateisolation bildende dünne Oxidschicht ersetzt werden. Schließlich werden die erforderlichen Kontakte und die Gateelektrode (nicht dargestellt) aufgebracht. In einer Abwandlung kann auch die Maskierungsschicht 110 als Gateisolation verwendet werden, wie es in Fig. 3E dargestellt ist. In diesem Falle betragen die Dicken der Oxidschichten 110, 114 und 118 vorzugsweise 50 nm, 100 nm und 200 nm.

Ansprüche

1. Verfahren zum Herstellen von integrierten Halbleiteranordnungen, bei dem auf einen Halbleiterkörper . Maskierungsschichten aufgebracht werden, mit deren Hilfe geeignete Zonen in den Halbleiterkörper eingebracht werden, dadurch gekennzeichnet,
daß auf den Halbleiterkörper übereinanderliegend drei unabhängig voneinander ätzbare Maskierungsschichten aufgebracht werden,
daß in die erste, oberste Markierungsschicht ein der Gesamtmenge der zu bildenden Zonen entsprechendes Maskenmuster geätzt wird, wobei die zweite, mittlere Schicht als Ätzstopp dient, und
daß jeweils nach einem ersten, einem zweiten und einem dritten selektiven Abdecken des Musters in der ersten Maskierungsschicht mit einer entsprechenden ersten, zweiten und dritten Sperrmaske mindesten in die zweite Maskierungsschicht unter Verwendung der ersten Maskierungsschicht als Ätzmaske nacheinander einer ersten, zweiten und dritten Teilmenge der zu bildenden Zonen entsprechende Maskenmuster geätzt und entsprechende Zonenmuster in den Halbleiterkörper eingebracht werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Maskierungsschicht aus Siliciumnitrid, die zweite Maskierungsschicht aus Siliciumdioxid und die dritte Mäskierungsschicht aus Siliciumoxynitrid besteht.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Ätzen der ersten und dritten Maskierungsschicht heiße Phosphorsäure und daß zum Ätzen der zweiten Maskierungsschicht gepufferte Flußsäure verwendet wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Maskierungsschicht aus polykristallinem Silicium, die zweite Maskierungsschicht aus Silicium dioxid und die dritte Maskierungsschicht aus Siliciumoxynitrid besteht.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zum Ätzen der ersten Maskierungsschicht Pyrocatechol, daß zum Ätzen der zweiten Maskierungsschicht gepufferte Flußsäure und daß zum Ätzen der dritten Maskierungsschicht heiße Phosphorsäure verwendet wird.

6. Verfahren nach den Ansprüchen 1, 2 oder 4, dadurch gekennzeichnet, daß das Ätzen der Maskierungsschichten durch reaktives Ionenätzen erfolgt.

7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen Halb- leiterkörper und der dritten Maskierungsschicht zusätzlich eine Schicht aus Siliciumdioxyd angeordnet wird.

8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß auf die erste Maskierungsschicht eine zusätzliche Schicht aus Siliciumdioxid aufgebracht wird.

9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Dicken der Siliciumdioxidschicht über der ersten Maskierungsschicht, der zweiten Maskierungsschicht aus Siliciumdioxid und der Siliciumdioxidschicht zwischen Halbleiterkörper und dritter Maskierungsschicht im Verhältnis 4:2:1 abgestuft sind.

10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die erste Maskierungsschicht mindestens doppelt so dick wie die dritte Maskierungsschicht gewählt wird.

^11. Verfahren nach einem oder mehreren der Ansprüche ¹ bis 10, dadurch gekennzeichnet, daß das der ersten Teilmenge entsprechende Zonenmuster dielektrische Isolationszonen und daß das der zweiten und dritten Teilmenge entsprechende Zonenmuster dotierte Halbleiterzonen umfaßt.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das der zweiten Teilmenge entsprechende Zonenmuster Source- und Drainzonen eines FETs eines ersten und das der dritten Teilmenge entsprechende Zonenmuster Source- und Drainzonen eines FETs des zweiten Kanaltyps umfaßt.

Zeichnung