Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Strassenverkehrs-Lichtsignalanlagen

Abstract

 Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Straßenverkehrs-Lichtsignalanlagen. Dabei sollen auf einfache Weise unterschiedliche Signalzustande auf ihre Zulässigkeit oder Nichtzulässigkeit sicher überwacht werden können, ohne daß bei einer Veränderung der Signalzustände in Anpassung an veränderte Gegebenheiten oder bei einer Erweiterung der zu überwachenden Signalanlage manuelle Verdrahtungsarbeiten auszuführen sind. Zu diesem Zweck werden Prüfsignalzustände angebende Prüfsignale, die in einem Speicher festgehalten sind, mit die jeweils vorliegenden ist-Signalzustände der Signalgeber angebenden Signalen in wenigstens einem Mikroprozessor derart verarbeitet, daß jedes einen Ist-Signalzustand angebende Signal mit sämtlichen schrittweise nacheinander aus dem Speicher abgerufenen Prüfsignalen verglichen wird. Die Hauptanwendung der Erfindung liegt auf dem Gebiet der Überwachung von Straßenverkehrs-Lichtsignalanlagen.

Beschreibung

[0001] Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Straßenverkehrs-Lichtzignalanlagen, mit einer Vergleichereinrichtung, die von Signalgebern jeweils gelieferte Ist-Signalzustände mit vorgegebenen Prüfsignalzuständen zu vergleichen gestattet, und mit einer Auswerteeinrichtung, der lediglich bei Ermittelung von zulässigen Ist-Signalzuständen eine Taktimpulsfolge zugeführt wird und die bei Ermittelung von unzulässigen Ist-Signalzuständen das Vorliegen einer Störung anzeigt.

[0002] Eine Schaltungsanordnung der vorstehend bezeichneten Art ist bereits bekannt (siehe Zeitschrift "Straßenverkehrstechnik", Heft 2, 1972, Seiten 39 bis 43). Bei dieser bekannten Schaltungsanordnung ist die Vergleichereinrichtung aus einer Anzahl von Verknüpfungsgliedern aufgebaut, die in fester Verdrahtung mit den Signalgebern verbunden sind. Mit Hilfe dieser fest verdrahteten Verknüpfungsglieder werden dann die Signalzustände der vorhandenen Signalgeber mit sogenannten "feindlichen" Signalbildern verglichen. Wird eine Übereinstimmung der tatsächlich vorliegenden Signalzustände, also der Ist-Signalzustände der betreffenden Signalgeber mit einem derartigen vorgegebenen Signalbild ermittelt, so wird dieser Zustand als fehlerhafter Zustand in einer ansprechenden Signalsicherung ausgewertet. Von Nachteil dabei ist, daß infolge der individuellen Verdrahtung entsprechend den jeweils vorliegenden Gegebenheiten eine Umstellung bzw. Erweiterung einer derartigen Schaltungsanordnung in Anpassung an neue bzw. geänderte Verhältnisse nur schwierig vernehmbar sind.

[0003] Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der eingangs genannten Art auf einfache Weise unterschiedliche Signalzustände auf ihre Zulässigkeit oder Nichtzulässigkeit sicher überwacht werden können, ohne daß bei einer Veränderung der Signalzustände in Anpassung an veränderte Gegebenheiten oder bei einer Erweiterung der zu überwachenden Signalanlage manuelle Verdrahtungsarbeiten in der betreffenden Schaltungsanordnung auszuführen sind.

[0004] Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß dadurch, daß die Prüfsignalzustände angebende Prüfsignale in einem Speicher festgehalten und mit die jeweils vorliegenden Ist-Signalzustände der Signalgeber angebenden Signalen in wenigstens einem Mikroprozessor derart ' verarbeitbar sind, daß jedes einen Ist-Signalzustand angebende Signal mit sämtlichen schrittweise nacheinander aus dem Speicher abgerufenen Prüfsignalen verglichen wird.

[0005] Die Erfindung bringt gegenüber der oben betrachteten bekannten Schaltungsanordnung den Vorteil mit sich, daß bei einer Veränderung der zu überwachenden Signalzustände von Signalanlagen in Anpassung an veränderte Gegebenheiten oder infolge einer Erweiterung ohne die Ausführung von manuellen Verdrahtungearbeiten in der die betreffenden Signalzustände überwachenden Schaltungsanordnung ausgekommen werden kann. Es genügt vielmehr, lediglich den vorgesehenen Speicher gegen einen anderen Speicher auszutauschen, der die für den jeweiligen Fall in Frage kommenden Prüfsignale gespeichert enthält.

[0006] Zweckmäßigerweise sind in dem jeweiligen Speicher lediglich die nicht zugelassenen Signalzustände der Signalgeber angebende Prüfsignale gespeichert. Dadurch-ergibt sich eine besonders einfache Steüerungsmöglichkeit der Auswerteeinrichtung. Im übrigen ist auf diese Weise eine positive Feststellung des Vorliegensvon unzulässigen Ist-Signalzuständen der Signalgeber ermöglicht, was gerade aus sicherungstechnischen Gründen häufig erwünscht ist.

[0007] Zur Erfassung der die Ist-Signalzustände angebenden Signale sind zweckmäßigerweise zu zwei gesonderten Gruppen von Signalgebern gehörende Signalgeber vorgesehen, wobei für die Verarbeitung der von den Signalgebern jeder Gruppe von Signalgebern abgegebenen Signale ein gesonderter Mikroprozessor vorgesehen ist. Hierdurch ist in vorteilhafter Weise eine besonders sichere Erfassung der jeweils vorliegenden Ist-Signalzustände der Signalgeber ermöglicht.

[0008] Eine weitere Steigerung in der Sicherheit der Überwachung des Zustands von Signalanlagen ergibt sich dann, wenn bei der zuvor betrachteten zweckmäßigen Maßnahme jedem Mikroprozessor ein gesonderter Speicher für die Aufnahme von vorgegebene Prüfsignalzustände angebenden Prüfsignalen fest zugeordnet ist. In diesem Fall kann nämlich die vorzunehmende Überwachung auch dann noch durchgeführt werden, wenn der den einen Mikroprozessor enthaltende Schaltungsteil außer Funktion ist, so daß er keine unzulässigen Ist-Signalzustände zu erkennen vermag.

[0009] Zweckmäßigerweise sind die Signalgeber ausgangsseitig über impulsgesteuerte Übertragungsglieder mit Eingängen des jeweiligen Mikroprozessors verbunden. Auf diese Weise ergibt sich der Vorteil einer relativ einfachen Möglichkeit der Überwachung der Übertragungswege zwischen den Signalgebern und den Mikroprozessoren. Das einwandfreie Funktionieren der Übertragungswege kann aus dem Auftreten von Impulsen auf diesen Übertragungswegen geschlossen werden.

[0010] Eine besonders einfache Impulssteuerung ergibt sich dann, wenn zur Impulssteuerung der Übertragungsglieder eine Netzwechselspannung dient, die von einer die Signalgeber speisenden Netzwechselspannungsquelle geliefert wird. In diesem Fall braucht dann keine gesonderte Impulssteuerquelle für die Impulssteuerung der Übertragungsglieder vorgesehen zu werden.

[0011] Eine besonders einfache und sichere Überwachung der erwähnten Übertragungswege ergibt sich dann, wenn die zwischen den . von den Übertragungsgliedern aufeinanderfolgend abgegebenen Signalimpulsen liegenden Impulspausen mit Hilfe des jeweiligen Mikroprozessors auf ihr Vorhandensein überwacht werden. Während des Auftretens der betreffenden Signalpausen haben nämlich auf den in Frage kommenden Übertragungswegen definierte Potentialverhältnisse zu herrschen, die in dem jeweiligen Mikroprozessor einfach feststellbar sind.

[0012] Während der Dauer zumindest einer solchen Impulspause ist dem jeweiligen Mikroprozessor ein gesondertes Prüfsignal zuführbar, auf dessen Aufnahme hin der betreffende Mikroprozessor ein bestimmtes Meldesignal abzugeben hat. D_a- durch läßt sich in vorteilhafter Weise auch der einwandfreie Betrieb des jeweiligen Mikroprozessors im Zuge der sicheren Überwachung der Signalzustände der Signalgeber überwachen, was insgesamt zu einer Erhöhung der Betriebssicherheit der gesamten Schaltungsanordnung beiträgt.

[0013] ZweckmäBigerweise geht man in dem gerade betrachteten Zusammenhang so vor, daß bei Verwendung von zwei Mikroprozessoren jeder Mikroprozessor die Zuführung eines Prüfsignals zu dem jeweils anderen Mikroprozessor auszulösen und die Auswertung des von diesem anderen Mikroprozessor jeweils abgegebenen Meldesignals vorzunehmen erlaubt. Dadurch sind in vorteilhafter Weise eine gegenseitige Überwachung der beiden Mikroprozessoren und eine sichere Betriebsweise der gesamten Schaltungsanordnung sichergestellt.

[0014] Als Prüfsignale werden zweckmäßigerweise solche Signalbit_- kombinationen verwendet, bei denen der jeweilige Mikroprozessor ein von der bei Vorliegen zulässiger Ist-Signalzustände abgegebenen Taktimpulsfolge verschiedenes Ausgangssignal abgibt, welches ohne die Abgabe eines das Vorliegen einer Störung anzeigenden Meldesignals durch die zugehörige Auswerteschaltung zu bewirken von dem jeweils anderen Mikroprozessor auswertbar ist. Dies bedeutet, daß die jeweiligen Prüfsignalbitkombinationen gewissermaßen absichtlich das Vorliegen eines Störungsfalls angeben sollen, den der jeweilige Mikroprozessor auch erkennen soll, ohne indessen die zugehörige Auswerteschaltung so anzusteuern, daß diese einen Alarm auslöst. Die betreffende Maßnahme kommt dabei der Verwendung von herkömmlichen Auswerteschaltungen mit elektromechanischen Schaltgliedern entgegen, die für ihre Auslösung eine relativ lange Zeitspanne benötigen, die in der Größenordnung von einigen Millisekunden liegt - während das Auftreten des genannten Ausgangssignals des jeweiligen Mikroprozessors beispielsweise innerhalb einiger Mikrosekunden erfolgen mag.

[0015] Zweckmäßigerweise ist das jeweilige Prüfsignal unter Steuerung durch den jeweiligen Mikroprozessor in ein Register ladbar, welches ausgangsseitig mit denjenigen Eingängen des jeweils anderen Mikroprozessors verbunden ist, dem das jeweilige Prüfsignal zuzuführen ist. Dadurch ist in vorteilhafter Weise eine einfache gesteuerte Bereitstellung der jeweiligen Prüfsignale erreicht.

[0016] Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.

[0017] Die in der Zeichnung dargestellte Schaltungsanordnung dient zur Überwachung des Zustands einer Signalanlage, bei der es sich insbesondere um eine Straßenverkehrs-Lichtsignalanlage handeln mag. Zu dieser Signalanlage gehört eine Anzahl von Signalgebern, die im vorliegenden Fall nicht nur die eigentlichen Signalisierungszeichen abgeben mögen, sondern die auch ihren Signalzuständen entsprechende Signale, also Zustandssignale, abgeben sollen. Diese Zustandssignale können dabei entweder von den Signalgebern selbst oder von mit diesen Signalgebern verbundenen Meldegliedern abgegeben werden. Bei diesen Meldegliedern kann es sich um Spannungs-Meldeglieder oder um Strom-Meldeglieder handeln; derartige Meldeglieder sind an sich bekannt und brauchen hier an sich nicht weiter erläutert zu werden.

[0018] Die von den Signalgebern bzw. von den diesen zugehörigen Meldegliedern abgegebenen Zustandssignale treten an in der Zeichnung angedeuteten Anschlüssen Ea1 bis Ean sowie Eb1 bis Ebn auf. Wie ersichtlich, sind im vorliegenden Fall zwei Gruppen von entsprechenden Anschlüssen vorgesehen, wobei einander entsprechenden Anschlüssen beider Gruppen von Anschlüssen jeweils von einander entsprechenden Signalgebern bzw. von diesen zugehörigen Meldegliedern Zustandssignale zugeführt werden. Dies bedeutet, daß eine redundante Erfassung der Signalzustände der einzelnen Signalgeber erfolgt. Jede Gruppe von Anschlüssen Ea1 bis Ean bzw. Eb1 bis Ebn weist dabei zumindest soviele Anschlüsse auf, wie Signalgeber bzw. diesen zugehörige Meldeglieder innerhalb der zu überwachenden Signalanlage vorgesehen sind.

[0019] An den Anschlüssen Ea1 bis Ean sind im vorliegenden Fall durch UND-Glieder gebildete Verknüpfungsglieder GUa1 bis GUan mit ihren einen Eingängen angeschlossen. An den Anschlüssen Eb1 bis Ebn sind in entsprechender Weise durch UND-Glieder gebildete Verknüpfungsglieder GUb1 bis GUbn mit ihren einen Eingängen angeschlossen. Sämtliche gerade erwähnten Verknüpfungsglieder GUa1 bis GUan, GUb1 bis GUbn sind mit ihrem jeweils anderen Eingang am Ausgang eines Taktimpulsgenerators Tg angeschlossen, der mit der Abgabe von Impulsen die Verknüpfungsglieder jeweils impulsweise übertragungsfähig macht. Auf die damit zusammenhängenden Vorgänge wird weiter unten noch eingegangen werden.

[0020] Die UND-Glieder GUa1 bis GUan sind ausgegaseitig jeweils über ODER-Glieder GOa1 bis GOan an den einen Eingangsanschlüssen Ea1 bis Ean eines ersten Mikroprozessors MP1 angeschlossen. In entsprechender Weise sind die UND-Glieder GUb1 bis GUbn mit ihren Ausgängen über ODER-Glieder GOb1 bis GObn an den einen Eingangsanschlüssen eb1 bis ebn-eines zweiten Mikroprozessors MP2 angeschlossen. Die beiden Mikroprozessoren MP1 und MP2 mögen völlig einander entsprechende Mikroprozessoren sein, wie solche des Typs SAB8048.

[0021] Die gerade erwähnten ODER-Glieder GOal bis GOan sind eingangsseitig ferner an den Ausgängen der Registerstufen eines ersten Registers Reg1 angeschlossen, bei dem es sich um ein Schieberegister handeln mag. Dieses Schieberegister Reg1 ist mit einem Signal- und Schiebeeingang an einem Ausgangsanschluß as21 des Mikroprozessors MP2 angeschlossen. Die mit den Eingangsanschlüssen eb1 bis ebn des Mikroprozessors MP2 ausgangsseitig verbundenen ODER-Glieder GOb1 bis GObn sind in entsprechender Weise an den Ausgängen von Registerstufen eines Registers Reg2 angeschlossen, welches ebenfalls ein Schieberegister sein mag. Dieses Schieberegister Reg2 ist mit einem Signal- und Schiebeeingang an einem Ausgangsanschluß as11 des Mikroprozessors MP1 angeschlossen.

[0022] Jedem der beiden Mikroprozessoren MP1, MP2 sind ein Programmspeicher und ein Datenspeicher zugehörig. So ist der Mikroprozessor MP1 mit einem Eingangsanschluß em11 mit dem ihm zugehörigen Programmspeicher ROM1 verbunden, der ein Lesespeicher ist und der gegebenenfalls programmierbar sein kann. Mit einem Eingangsanschluß em12 ist der Mikroprozessor MP1 mit einem ihm zugehörigen Datenspeicher RAM1 verbunden, der ebenfalls ein Festspeicher oder ein gegen Stromausfall gesicherter Speicher mit wahlfreiem Zugriff sein mag. Der andere Mikroprozessor MP2 ist in entsprechender Weise über einen EingangsanschluB em21 mit seinem zugehörigen Programmspeicher ROM2 und über einen Eingangsanschluß em22 mit seinem zugehörigen Datenspeicher RAM2 verbunden. Bezüglich dieser beiden Speicher ROM2 und RAM2 gilt dasselbe wie bezüglich der dem Mikroprozessor MP1 zugehörigen Speicher.

[0023] Jedem der beiden Mikroprozessoren MP1, MP2 ist eine gesonderte Auswerteeinrichtung US1 bzw. US2 fest zugehörig. Die Auswerteeinrichtung US1 ist eingangsseitig an einem Ausgangsanschluß am1 des Mikroprozessors MP1 angeschlossen. Die Auswerteeinrichtung US2 ist eingangsseitig an einem Ausgangsanschluß am2 des Mikroprozessors MP2 angeschlossen. Diese beiden Auswerteeinrichtungen mögen jeweils eine elektromechanische Einrichtung, wie ein Relais R1 bzw. ein Relais R2, enthalten, welches bei Vorliegen eines einen Störungszustand anzeigenden Meldesignals von dem jeweiligen Mikroprozessor her erregt wird. Wie oben bereits angedeutet, ist es für das Erregen der betreffenden Relais jedoch erforderlich, daß das jeweilige Meldesignal eine gewisse Mindestdauer besitzt.

[0024] Die beiden Auswerteeinrichtungen Us1 und Us2 steuern, wie dies in der Zeichnung schematisch angedeutet ist, einen Überwachungsatromkreis, in welchem beispielsweise ein Stromversorgungsgerät Svg für die oben erwähnten Signalgeber liegen mag. Wie in der Zeichnung angedeutet, liegen in diesem Überwachungsstromkreis Ruhekontakte r1 bzw. r2 der erwähnten Relais R1 bzw. R2 der beiden Auswerteeinrichtungen Us1, Us2. Mit Erregen wenigstens eines dieser beiden Relais ist der erwähnte Überrrachungsstromkreis unterbrochen, woraufhin das Spannungsversorgungsgerät Svg die Spannungsversorgung der Signalgeber unterbrechen kann.

[0025] Neben den bisher betrachteten Schaltungselementen und Verbindungen zwischen den in der Zeichnung dargestellten Schaltungselementen existieren noch einige weitere Schaltungsverbindungen zwischen den beiden Mikroprozessoren MP1 und MP2 selbst. So ist der Mikroprozessor MP1 mit einem Ausgangsanschluß as12 mit einem Eingangsanschluß es21 des Mikroprozessors MP2 verbunden, der seinerseits über einen Ausgangsanschluß as22 mit einem Eingangsanschluß es11 des Mikroprozessors MP1 verbunden ist. Außerdem ist der Mikroprozessor MP1 mit einem-Eingangsanschluß es12 am Ausgangsanschluß am2 des Mikroprozessors MP2 angeschlossen, der mit einem Eingangsanschluß es22 am Ausgangsanschluß am1 des Mikroprozessors MP1 angeschlossen ist. Über diese Verbindungen der beiden Mikroprozessoren MP1 und MP2 werden Steuerungsvorgänge ausgeführt, auf die weiter unten noch näher eingegangen werden wird.

[0026] Nunmehr sei die ArbeitsweiSe der in der Sahaltnngsanordnung dargestellten und vorstehend erläuterten Schaltungsanordnung näher betrachtet. Dazu sei zunächst davon ausgegangen, daß an den Anschlüssen Ea1 bis Ean einerseits und an den Anschlüssen Eb1 bis Ebn andererseits jeweils zulässige Ist-Signalzustände kennzeichnende Signale auftreten. Diese Signale werden in dem jeweils zugehörigen Mikroprozessor MP1 mit Prüfsignalzustände angebenden Prüfsignalen verglichen, die in dem jeweils zugehörigen Datenspeicher RAM1 bzw. RAM2 enthalten sind. Die Organisation ist dabei so getroffen, daß jeder Mikroprozessor die ihm eingangsseitig zugeführten, die jeweiligen Ist-Signalzustände angebenden Signale mit sämtlichen Prüfsignalen nacheinander vergleicht, die aus seinem zugehörigen Datenspeicher RAM1 bzw. RAM2 abgerufen werden. Im Zuge dieses schrittweisen Vergleichs gibt der jeweilige Mikroprozessor MP1 bzw. MP2 von seinem Ausgangsanschluß am1 bzw. am2 eine Taktimpulsfolge ab, wenn der jeweilige Ist-Signalzustand als zulässiger Ist-Signalzustand erkannt wird. Die jeweilige Taktimpulsfolge wird dann der zugehörigen Auswerteeinrichtung Us1 bzw. Us2 zugeführt, die auf das Auftreten einer solchen Taktimpulsfolge hin keine Störungsmeldung signalisiert.

[0027] Die vorstehend erwähnten Vergleichsvorgänge, die der jeweilige Mikroprozessor ausführt, können dabei zwischen die Ist-Signalzustände angebenden Signalen einerseits und nicht zugelassene Signalzustände angebenden Prüfsignalen oder lediglich zugelassene Signalzustände angebenden Prüfsignalen andererseits durchgeführt werden. Die betreffenden Vergleichsvorgänge können dabei mit Hilfe des in dem jeweiligen Mikroprozessor enthaltenen Rechenwerkes durchgeführt werden. Mit Rücksicht darauf, daß sich die Ist-Signalzustände nur in relativ großen Zeitabständen ändern, und mit Rücksicht darauf, daß die Anzahl der unterschiedlichen Prüfsignalzustände im allgemeinen nicht sehr hoch sein wird, wird mit den.derzeit bereits verfügbaren Mikroprozessoren jeder Ist-Signalzustand mehrmals mit sämtlichen Prüfsignalzuständen verglichen.

[0028] Wie oben erläutert, werden die die einzelnen Ist-Signalzustände der Signalgeber angebenden Signale nun nicht als Dauersignale den entsprechenden Eingangsanschlüssen der Mikroprozessoren zugeführt, sondern diese Signale werden vielmehr über die impulsgesteuerten UND-Glieder GUa1 bis GUan bzw. GUb1 bis GUbn zugeführt. Demgemäß treten an den entsprechenden Eingangsanschlüssen der beiden Mikroprozessoren für die jeweiligen Ist-Signalzustände charakteristische Impulse auf. Zwischen diesen Impulsen treten hingegen jeweils Impulslücken auf. Die Organisation mag nun so getroffen sein, daß die Mikroprozessoren auch das Vorhandensein derartiger Impulspausen feststellen können und aus dem Nichtauftreten derartiger Impulspausen auf das Vorliegen eines fehlerhaften Ubertragungsweges der die Ist-Signalzustände angebenden Signale schließen können. Diese Überxachungsvorgänge können dabei im Anschluß an die erwähnten Vergleichsvorgänge vorgenommen werden, die zwischen dem Auftreten von zwei aufeinanderfolgenden Impulsen-der von den erwähnten UND-Gliedern abgegebenen Impulse durchgeführt werden können. Die betreffende Überprüfung der erwähnten Impulspausen setzt indessen voraus, daß das während des Auftretens dieser Impulspausen vorhandene Potential verschieden ist von dem Potential, das bei Auftreten eines Impulses auftritt. Da eine solche Unterscheidungsmöglichkeit normalerweise lediglich dann gegegen ist, wenn Impulse auftreten, die kennzeichnend sind für das Vorliegen von Ist-Signalzuständen mit hohen Signalpegeln, wird zweckmäßigerweise die gerade erwähnte Überprüfung auf den Fall beschränkt, daß Ist-Signalzustände mit derartigen Signalpegeln auftreten.

[0029] Wie oben bereits ausgeführt, ist es mit Hilfe der Schaltungsanordnung gemäß der Erfindung möglich, während der Dauer zumindest einer der zuvor erwähnten Impulspausen dem jeweiligen Mikroprozessor ein gesondertes Prüfsignal zuzuführen. Dies geschieht über die Schieberegister Reg1, Reg2. Das Schieberegister Reg1 ist dem Mikroprozessor MP1 zugehörig, und das Schieberegister Reg2 ist dem Mikroprozessor MP2 zugehörig. Das Schieberegister Reg1 wird von dem Mikroprozessor MP2 her mit das gesonderte Prüfsignal bildenden Prüfsignalbits geladen, die der Mikroprozessor MP2 von seinem Ausgangsanschluß as21 abgeben mag. Das Schieberegister Reg2 wird in entsprechender Weise mit Prüfsignalbits vom Ausgangsanachluß as11 des Mikroprozessors MP1 geladen. Die betreffenden Ladevorgänge brauchen dabei nicht gleichzeitig ausgeführt zu werden. Es genügt vielmehr, wenn lediglich eines der Schieberegister mit einem Prüfsignal geladen wird. Als Prüfsignal wird im vorliegenden Fall ein solches Signal verwendet, auf dessen Aufnahme durch den jeweiligen Mikroprozessor hin dieser ein ganz bestimmtes Meldesignal abzugeben hat. Es wird also mit dem jeweiligen Prüfsignal dem in Frage kommenden Mikroprozessor gewissermaßen ein nicht zulässiger Ist-Signalzustand vorgetäuscht. Die Abgabe des erwähnten Meldesignals hat im übrigen zur Folge, daß die normalerweise von dem jeweiligen Mikroprozessor ausgangsseitig abgegebene Taktimpulsfolge dann nicht abgegeben wird. Die zeitlichen Verhältnisse sind dabei jedoch so gewählt, daß die dem jeweiligen Mikroprozessor zugehörige Auswerteeinrichtung Us1 bzw. Us2 auf das Auftreten des jeweiligen Meldesignals noch nicht anspricht. Das jeweilige Meldesignal wird jedoch von dem jeweils anderen Mikroprozessor aufgenommen und ausgewertet - d.h. von demjenigen Mikroprozessor, der zuvor die Abgabe des Prüfsignals ausgelöst hat. Zu diesem Zweck sind die Ausgangsanschlüsse am1 bzw. am2 der beiden Mikroprozessoren mit dem Eingangsanachluß es22 bzw. es12 des jeweils anderen Mikroprozessors verbunden. Über die zwischen dem Ausgangsanachluß as12 des Mikroprozessors MP1 und dem Eingangsanachluß es21 des Mikroprozessors MP2 mag diesem Mikroprozessor MP2 im vorliegenden Fall gemeldet werden, daß ihm eingangsseitig ein Prüfsignal zugeführt wird. In entsprechender Weise wird über die Steuerleitung zwischen dem Ausgangsannschluß as22 des Mikroprozessors MP2 und dem Eingangsanachluß es11 des Mikroprozessors MP1 diesem Mikroprozessor MP1 gemeldet werden, daß ihm eingangsseitig ein entsprechendes Prüfsignal zugeführt worden ist. Es ist aber auch möglich, daß über die betreffenden Steuerleitungen dem jeweils angesteuerten Mikroprozessor gemeldet wird, daß er von dem jeweils anderen Mikroprozessor her ein zu bewertendes Ausgangssignal zugeführt erhält (und zwar am Eingangsanschluß es12 des Mikroprozessors MP1 bzw. am Eingangsanachluß es22 des Mikroprozessors MP2). Dadurch kann mit Hilfe jedes der beiden Mikroprozessoren überwacht werden, ob der jeweils andere Mikroprozessor auf das ihm eingangsseitig zugeführte Prüfsignal hin das dazugehörige Meldesignal erzeugt. Wird das Auftreten eines solchen Meldesignals nicht ermittelt, so kann der überwachende Mikroprozessor eine entsprechende Störungsmeldung abgeben und das Ansprechen seiner zugehörigen Auswerteeinrichtung veranlassen. Durch diese Überwachungsmaßnahmen ist dann eine besonders sichere Überwachung der Signalzustände der Signalmelder gewährleistet, die die für ihre Signalzustände charakteristischen Signale an die genannten Anschlüsse Ea1 bis Ean bzw. Eb1 bis Ebn abgeben.

[0030] Im Zuge der vorstehenden Erläuterung der Arbeitsweise der in der Zeichnung dargestellten Schaltungsanordnung ist angenommen worden, daß jeweils zulässige Ist-Signalzustände bei den Signalgebern vorliegen. Wenn nun ein nicht zulässiger Ist-Signalzustand auftritt, dann wird dies durch jeden der beiden vorgesehenen MIkroprozessoren MP1 und MP2 im Zuge der Durchführung der jeweiligen Vergleichsvorgänge ermittelt. Wenn in dem dem jeweiligen Mikroprozessor zugehörigen Datenspeicher lediglich für die zulässigen Ist-Signalzustände charakteristische Prüfsignalzustände gespeichert sind, dann wird im Zuge der betreffenden Vergleichsvorgänge eine Nichtübereinstimmung zwischen dem vorliegenden Ist-Signalzustand und sämtlichen Prüfsignalzuständen ermittelt. Wenn in dem dem jeweiligen Mikroprozessor zugehörigen Datenspeicher hingegen die nicht zugelassenen Signalzustände der Signalgeber angebende Prüfsignale gespeichert sind, dann wird in diesem Fall eine Übereinstimmung zwischen dem vorliegenden Ist-Signalzustand und einem der Prüfsignale ermittelt. In jedem Falle gibt der jeweilige Mikroprozessor ein entsprechendes Meldesignal an seine zugehörige Auswerteeinrichtung ab, die - da das betreffende Meldesignal hinreichend lange auftritt - nunmehr anspricht und damit das Vorliegen einer Störung meldet. Wie oben bereits angedeutet, kann in diesem Fall das Stromversorgungsgerät Svg der Signalgeber abgeschaltet werden, so daß die Signalgeber dann stromlos werden. Es ist aber auch möglich, in diesem Fall die Signalgeber einen bestimmten vorgegebenen Notbetrieb, z.B. einen Blinkbetrieb, ausführen zu lassen.

[0031] Abschließend sei noch bemerkt, daß im vorstehenden unterschiedliche Betriebsweisen der Mikroprozessoren MP1, MP2 betrachtet worden sind, die die Mikroprozessoren sequentiell ausführen. Um diese Betriebsweisen ausfUhren zu können, sind den Mikroprozessoren MP1, MP2 die oben bereits erwähnten Programmspeicher ROM1 bzw. ROM2 zugehörig. In diesen Programmspeichern sind die die Durchführung der erwähnten Betriebsvorgänge steuernden Daten abgespeichert, die der jeweilige Mikroprozessor mit Hilfe des in ihm enthaltenen Programmschrittzählers nacheinander aufruft, um dann entsprechende Steuerungsvorgänge auszuführen. Überdies sei noch angemerkt, daß die impulsweise Ansteuerung der erwähnten UND-Glieder GUa1 bis GUan, GUb1 bis GUbn von dem Taktimpulsgenerator Tg her im Takte einer Netzwechselspannung erfolgt, die von einer die Signalgeber speisenden Netzwechselspammngsquelle geliefert wird. Bei der häufig benutzten 50-Hz-Netzwechselspannung für die Speisung der Signalgeber können die erwähnten UND-Glieder impulsweise ansteuernde Impulse in einer zeitlichen Folge von 20 ms oder 10 ms auftreten, und zwar beispielsweise an Bulldurchgängen der betreffenden Netzwechselspannung.

Ansprüche

1. Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Straßenverkehrs-Lichtsignalanlagen, mit einer Vergleichereinrichtung, die von Signalgebern jeweils gelieferte Ist-Signalzustände mit vorgegebenen Prüfsignalzuständen zu vergleichen gestattet, und mit einer Auswerteeinrichtung, der lediglich bei Ermittelung von zulässigen Ist-Signalzuständen eine Taktimpulsfolge zugeführt wird und die bei Ermittelung von unzulässigen Ist-Signalzuständen das Vorliegen einer Störung anzeigt, dadurch gekennzeichnet, daß die Prüfsignalzustände angebende Prüfsignale in einem Speicher (RAM1; RAM2) festgehalten und mit die jeweils vorliegenden Ist-Signalzustände der Signalgeber angebenden Signalen in wenigstens einem Mikroprozessor (MP1; MP2) derart verarbeitbar sind, daß jedes einen Ist-Signalzuatand angebende Signal mit sämtlichen schrittweise nacheinander aus dem Speicher (RAM1; RAM2) abgerufenen Prüfsignalen verglichen wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß in dem Speicher (RAM1; RAM2) lediglich die nicht zugelassenen Signalzustände der Signalgeber angebende Prüfsignale gespeichert sind.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Erfassung der die Ist-Signalzustände angebenden Signale zu zwei gesonderten Gruppen von Signalgebern gehörende Signalgeber vorgesehen sind und daß für die Verarbeitung der von den Signalgebern jeder Gruppe von Signalgebern abgegebenen Signale ein gesonderter Mikroprozessor (MP1; MP2) vorgesehen ist.

4. Schaltungsanordnung nach Aaspruch 3, dadurch gekennzeichnet , daß jedem Mikroprozessor (MP1; MP2) ein gesonderter Speicher (RAM1; RAM2) für die Aufnahme von vorgegebene Prüfslgnalzustände angebenden Prüfsignalen fest zugeordnet ist.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Signalgeber ausgangsseitig über impulsgesteuerte Übertragungsglieder (GUa1 - GUan; GUb1 - GUbn) mit Eingängen (ea1 - ean; eb1 - ebn) des jeweiligen Mikroprozessors (MP1; MF2) verbunden sind.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet , daß zur Impnlssteuerung der Übertraguagsglieder (GUal - GUan; GUb1 - GUbn) eine von einer die Signalgeber speisenden Netzwechselspannungaqnelle (Tg) gelieferte Netzwechselspannung dient.

7. Schaltungsanordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die zwischen von den Übertragungsgliedern (GUa1 - GUan; GUb1- GUbn) aufeinanderfolgend abgegebenen Signalimpulsen liegenden Impulspausen mit Hilfe des.jeweiligen Mikroprozessors (MP1; MP2) auf ihr Vorhandensein überwachbar sind.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß während der Dauer zumindest einer solchen Impulspause dem jeweiligen Mikroprozessor (MP1; MP2) ein gesondertes Prüfsignal zuführbar ist, auf dessen Aufnahme hin der betreffende Mikroprozessor (MP1; MP2) ein bestimmtes Meldesignal abzugeben hat.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet , daß bei Verwendung von zwei Mikroprozessoren (MP1, MP2) jeder Mikroprozessor (MP1; MP2) die Zuführung eines Prüfsignals zu dem jeweils anderen Mikroprozessor (MP2; MP1) auszulösen und die Auswertung des von diesem anderen Mikroprozessor (MP2; MP1) jeweils abgegebenen Meldesignals vorzunehmen erlaubt.

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet , daß als Prüfsignale solche Signalbitkombinationen verwendet sind, bei denen der jeweilige Mikroprozessor (MP1; MP2) ein von der bei Vorliegen zulässiger Ist-Sigmlzustände abgegebenen Taktimpulsfolge verschiedenes Ausgangssignal abgibt, welches ohne die Abgabe eines das Vorliegen einer Störung anzeigenden Meldesignals durch die zugehörige Auswerteeinrichtung (Us1; Us2) zu bewirken von dem jeweils anderen Mikroprozessor (MP2; MP¹) auswertbar ist.

11. Schaltungsanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet , daß das jeweilige Prüfsignal unter Steuerung durch den jeweiligen -Mikroprozessor (MP1; MP2) in ein Register (Reg2;. Reg1) ladbar ist, welches ausgangsseitig mit denjenigen Eingängen (eb1 - ebn; ea1 - ean) des jeweils anderen Mikroprozessors (MP2; MP1) verbunden ist, dem das jeweilige Prüfsignal zuzuführen ist.

Zeichnung