Isolierschicht-Feldeffektransistor

Beschreibung

[0001] Die Erfindung betrifft einen Isolierschicht-Feldeffekttransistor mit einem zwischen Source- und Drainzone eines ersten Leitungstyps gebildeten Kanal eines zweiten Leitungstyps in einem Substrat des zweiten Leitungstyps und einer über dem Kanal liegenden isolierten Gate-Elektrode. Ein derartiger Isolierschicht-Feldeffekttransistor ist aus der US - A - 4021 835 bekannt.

[0002] Der Wirkungsgrad der meisten aus MOSFETs aufgebauten logischen Schaltungen hängt davon ab, wie gut sie sich für die Stromsteuerung eignen. Die Stromsteuerung hängt dabei wiederum von der Schwellenwertspannung ab, die eine Funktion der Spannungsdifferenz zwischen Source-Elektrode und Substrat ist. Da bei bestimmten Schaltungsanwendungen mit ungeerdeten Source-Elektroden die Sourcespannung schwankt, schwankt damit auch die zwischen Source und Substrat liegende Spannung. Daher verändert sich auch die Schwellenwertspannung, so daß die mit dem Transistor erzeugte Stromsteuerung sich ändert. Das Problem besteht darin, die Empfindlichkeit der Schwellenwertspannung gegenüber Veränderungen der zwischen Source und Substrat liegenden Spannung zu verringern. Die Änderungsgeschwindigkeit der Schwellenwertspannung in bezug auf die zwischen Source und Substrat liegende Spannung wird allgemein als die Substratempfindlichkeit des Feldeffekttransistors bezeichnet. Die Substratempfindlichkeit ist eine Funktion verschiedener Faktoren, wie zum Beispiel die Dicke der Oxidschicht, die Dotierung des Substrats, die Dielektrizitätskonstante usw. Man hat sich daher das Ziel gesetzt, die Schwankungen der Schwellenwertspannung während des Betriebs dadurch zu verringern, daß man die Substratempfindlichkeit verringert, wodurch sich eine verbesserte Stromsteuerung ergibt.

[0003] Man hat im Stand der Technik schon vielfach versucht, die Substratempfindlichkeit zu verbessern. Man hat beispielsweise vorgeschlagen, Substrate mit hohem spezifischem Widerstand in der Weise zu erzielen, daß man gleichförmig die Dotierungskonzentration des Substrats änderte, weil man geglaubt hat, damit auch eine bessere Kapazität zu erreichen. Wenn man jedoch Substrat mit höherem spezifischem Widerstand verwendet, dann treten bei hoher Packungsdichte Schwierigkeiten auf, wie z. B. Kanalkurzschlüsse, und ähnliches. Wenn die gesamte Hintergrundleitfähigkeit verringert wird, können sich in den Feldbereichen Inversionen einstellen, so daß die Schaltung nicht richtig arbeitet. Obwohl sich einige Vorteile durch Verwendung von Substraten mit hohem spezifischem Widerstand erzielen lassen, wird doch ein beträchtlicher Teil des so erzielten Gewinns durch die dabei auftretenden Schwierigkeiten wieder zunichte gemacht.

[0004] Ein anderer Versuch zur Erzielung einer niedrigen Substratempfindlichkeit besteht in einer Substratisolation, in dem man das Substrat für jeden Transistor isoliert. Die Herstellungskosten werden dabei außerordentlich hoch, da für diese doppelte Diffusion und die Dotierung von zwei verschiedenen Zonen komplexe Verfahren eingesetzt werden müssen. Außerdem ergibt sich dabei eine geringere Packungsdichte, weil jeder Transistor für sich isoliert werden muß.

[0005] Aus der US-A-4 021 835 ist es bekannt, bei einem Isolierschicht-Feldeffekttransistor eine unter einem Kanal zwischen Source- und Drainzone liegende dotierte Schicht durch lonenimplantation herzustellen.

[0006] Es ist ferner an sich bekannt, in der Kanalzone eines FET eine doppelte lonenimplantation durchzuführen, wodurch ein implantierter Übergang vom Verarmungstyp in Richtung auf die Oberfläche des Kanals verschoben wird, um das Problem eines Transistors vom Verarmungstyp zu lösen, der sich sonst nicht steuern oder abschalten läßt. Dies wird durch doppelte lonenimplantation von Materialien entgegenesetzen Leitungstyps erzielt, die einen plötzlichen Übergang liefern. Es ist jedoch nicht so, daß sich durch einfache lonenimplantation die erwünschte Verringerung der Substratempfindlichkeit zwangsläufig ergibt.

Aufgabe der Erflndung

[0007] Es ist somit Aufgabe der Erfindung, die Empfindlichkeit der Schwellenwertspannung eines MOSFET gegenüber Veränderungen der zwischen Source und Substrat liegenden Spannung zu verringern.

Gesamtdarstellung der Erfindung

[0008] Diese der Erfindung zugrunde liegende Aufgabe wird durch die Struktur eines Isolierschicht-Feldeffekttransistors der eingangs genannten Art gelöst, die sich dadurch auszeichnet, daß in dem Substrat unterhalb des Kanals zwischen Source- und Drainzone eine vergrabene Isolierschicht vorgesehen ist, die im Falle eines durch Anlegen einer kritischen Substrat-Source-Vorspannung V_xsc vollständig verarmten Kanals vorhandene effektive Verarmungszone des Transistors tiefer in das Substrat hinein ausdehnt, so daß der Abstand zwischen den elektrostatischen Ladungen auf der Gate-Elektrode und den von ihnen im Substrat induzierten Ladungen derart erhöht ist, daß die Empfindlichkeit der Schwellenwertspannung V, gegenüber Änderungen der Substrat-Source-Vorspannung V_", verringert ist. Vorzugsweise ist die Anordnung dabei so getroffen, daß die Isolierschicht eine dotierte Isolierschicht des ersten Leitungstyps ist, bei der sich die Verarmungszonen des von der Isoliershicht mit dem Substrat gebildeten unteren und des von der Isolierschicht mit dem Kanal gebildeten oberen P-N-Übergangs etwa in der Mitte der Isoliershicht miteinander vereinigen und somit ein zusammenhängendes verarmtes Gebiet bilden.

[0009] Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben.

[0010] In den Zeichnungen zeigt

Fig. 1A eine Querschnittsansicht einer erfindungsgemäß aufgebauten Struktur und

Fig. 1 B das zugehörige Dotierungsprofil längs der Schnittlinie X-X' von Fig. 1 A, jedoch um 90° gedreht,

Fig. 2 das Dotierungsprofil der Fig. 1 B zur Darstellung der Veraramungszonen,

Fig. 3 eine graphische Darstellung der Substratempfindlichkeit in Millivolt je Volt als Funktion der Implantierungs-Dosierung für verschiedene Implantierungsenergien für den erfindungsgemäß ausgestalteten Feldeffekttransistor,

Fig. 4 ein Diagramm zur Darstellung der Schwellenwertspannung V_r als Funktion der zwischen Source und Substrat liegenden Spannung |V_sxl gemäß dem Stand der Technik und der Erfindung.

Fig. 5 eine graphische Darstellung der Beziehung zwischen der Substratempfindlichkeit in Millivolt je Volt als Funktion der zwischen Source und Substrat liegenden Spannung |V_sxl gemäß dem Stand der Tecknik und nach der Erfindung,

Fig. 6A verallgemeinert eine MOSFET-Inverterstufe und

Fig. 6B ein Diagramm zur Darstellung des normalisierten Drain-Source-Stromes und der Ausgangsspannung unter Verwendung eines MOSFET gemäß Fig. 6A zur Darstellung der durch die Erfindung verbesserten Stromsteuerung.

[0011] Die elektrostatische Wechselwirkung zwischen dem Substrat und der Gate-Elektrode eines FET kann dadurch verringert werden, daß man eine Isolierschicht vorbestimmter Dicke und Tiefe unterhalb der Oberfläche des Substrats unterhalb des Kanals anbringt, so daß der Abstand zwischen der Gate-Elektrode und den innerhalb des Substrats befindlichen elektrostatischen Ladungen, die zu den tatsächlich auf der Gate-Elektrode liegenden Ladungen spiegelbildlich auftreten, effektiv erhöht wird. Da die Potentialdifferenz zwischen der Gate-Elektrode und den spiegelbildlichen Ladungen im Inneren des Substrats der elektrostatischen Feldstärke, multipliziert mit dem dazwischen liegenden Abstand, direkt proportional ist, wird bei gleicher Feldstärke, dann, wenn der Abstand vergrößert wird, auch die Potentialdifferenz erhöht. Wird der Gate-Elektrode eine Einheitsladung mehr zugeführt, nimmt die insgesamt innerhalb des Substrats zur Aufrechterhaltung des Ladungsgleichgewichts erforderliche Potentialerhöhung mit zunehmender Dicket der Isolierschicht zu. Man sieht daher, daß der Einfluß auf das Gate-Potential, welcher sich aus Veränderungen des Substrat-Potentials ergeben, d. h. die elektrostatische Wechselwirkung sich verringert, wenn der Abstand zwischen den spiegelbildlichen Ladungen dadurch erhöht wird, daß man eine vergrabene Isolierschicht einfügt.

[0012] Wenn an der Gate-Elektrode ein so hohes Potential liegt, daß ein Strom zwischen Source und Drain zu fließen beginnt, d. h. daß die Gatespannung der Schwellenwertsppannung entspricht, dann wird eine gegebene Größe einer Spannungsveränderung in der zwischen Source und Substrat herrschenden Spannung dann eine geringere Einwirkung auf die Stromleitung im Kanalbereich haben, wenn die dazwischen liegende Isolierschicht dicker ist, d. h. wenn ein größerer Abstand zwischen den spiegelbildlich induzierten Ladungen im Inneren des Substrats und in der Gate-Elektrode vorhanden ist. Wenn man daher eine Isolierschicht einer vorgegebenen Dicke in einer gewünschten Tiefe unterhalb der Oberfläche des Substrats im Kanalbereich einführt, dann wird die Einwirkung von Veränderungen im Substratpotential auf die Schwellenwertspannung herabgesetzt.

[0013] Das bevorzugte Verfahren zum Einführen einer Isolierschicht besteht durch Ionen-Implantation einer dotierten Isolierschicht 10 des gleichen einen N-Leitungstyp hervorrufenden Dotierungsmaterials wie bei Source und Drain, mit einer vorbestimmten Tiefe von X,-X, unterhalb der Substratoberfläche im Kanalbereich in Fig. 1A. Dadurch erhält man zwei P-N-Übergänge, nämlich einen oberen P-N-Übergang 11 und einen unteren P-N-Übergang 13 mit dem umgebenden P-N-Übergängen bildet sich im Übergangsbereich eine Verarmungszone. Die Dicke und die Konzentration der implantierten Isolierschicht 10 wird dabei vorzugsweise so gewählt, daß die Verarmungszone 12 für den oberen P-N-Übergang und die Verarmungszone 14 für den unteren P-N-Ubergang 13 soweit aneinanderrücken, daß die dazwischenliegende Schicht praktisch eine Isolierschicht ist. Daher läßt sich eine vergrabene Isolierschicht 10, die zur Verringerung der Empfindlichkeit der Schwellenwertspannung gegenüber der Substratspannung-erwünscht ist, durch Ionen-Implantation von einer Schicht mit der gleichen Leitfähigkeit wie Source- und Drainzone in dem Kanalbereich erzielen.

[0014] Es sei darauf verwiesen, daß bei zu hoher Konzentration der vergrabenen dotierten Isolierschicht 10 in bezug auf die Konzentration der Hintergrunddotierung für das Substrat 2 ein elektrischer Kurzschluß zwischen Sourcezone 4 und Drainzone 6 eintreten kann. Ist dagegen die Konzentration der vergrabenen dotierten Isolierschicht 10 zu niedrig, so erhält man nur einen verschwindend kleinen Einfluß auf die Empfindlichkeit der Schwellwertspannung in bezug auf die zwischen Source und Substrat liegende Spannung. Es wurde festgestellt, daß es dabei kritische Werte für die Tiefe X, der dotierten Isolierschicht 10 unterhalb der Oberfläche des Substrats 2, die Dicke (X_2-X,) der dotierten Isolierschicht 10 und deren Konzentration gibt, innerhalb derer man einen Bereich verringerter Empfindlichkeiten der Schwellenwertspannung in bezug auf die zwischen Source und Substrat anliegende Spannung erhält. Einige Beispiele dieser Kombination von Tiefe, Dicke und Konzentration für die vergrabene dotierte Isolierschicht 10 sind in Fig. 3 dargestellt.

[0015] Im folgenden soll eine Analyse der Schwellenwertgleichungen mit den notwendigen Randbedingungen für einen N-Kanal-MOSFET für eine verbesserte Substratempfindlichkeit gegeben werden. Für diese Analyse soll die Gauss'sche Verteilung für eine tiefe Ionen-Implantation für eine rechteckige Verteilung normalisiert werden, deren Breite 2-1/2mal der Standardabweichung der Ausbreitung des Ionen-Implantats entspricht, während die Dosierung D die Spitzendosierung ist. Diese Annäherung der Gauss'schen Verteilung wird dabei so durchgeführt, daß dabei die Implantationsdosierung erhalten bleibt. Obgleich diese Analyse für N-Kanal-MOSFETS durchgeführt wird, gilt sie mit den entsprechenden Polaritätsänderungen in gleicher Weise für P-Kanal-MOSFETS.

[0016] Fig. 1 B ist eine zusammengesetzte Teilfigur, die das Dotierungsprofil über dem Kanalbereich der Fig. 1A von der Gate-Isolierschicht 7 nach unten bis in as Innere des Halbleitersubstrats 2 zeigt. N_a ist die Dotierungskonzentration des Halbleitersubstrats 2. Für den Beginn der Analyse in der Zone 1 (vergleiche auch Fig. 1A) sei angenommen, daß die Gate-Source-Vorspannung V_GS gleich der Schwellenwertspannung V_T sei und daß die Substrat-Source-Vorspannung V_sx so gewählt sei, daß die Kanalverarmungsschicht unmittelbar unterhalb der Gate-Isolierschicht in der Zone 1 sich nicht mit der Verarmungszone 12 vereinigt. Ferner sei angenommen, daß die Implantationsbegindungen so gewählt sind, daß die Verarmungszonen 12 und 14 nicht ineinander fließen und daß daher die vergrabene Isolierschicht 10, die auch als Zone 2 bezeichnet sei, die Sourcezone 4 und dia Drainzone 6 kurzschließt. Mit diesem Ausgangspunkt soll zunächst die Bedingung für die nicht-leitende oder verarmte Zone 2 entwickelt werden.

[0017] Anschließend wird ein Ausdruck für die kritische Substrat-Source-Vorspannung V_sxz abgeleitet, wobei bei Uberschreiten dieser Größe der Bereich 16 des Substrats 2 (auch als Zone 1 bezeichnet) vollständig verarmt, so daß man zusammen mit der Zone 2 einen Feldeffekttransistor mit verbesserter Substratempfindlichkeit erhält. Ist die Substrat-Vorspannung V_sx kleiner als dieser kritische Wert und ist die Zone 2 verarmt, dann hat der Transistor eine mit dem Stand der Technik vergleichbare Substratempfindlichkeit.

[0018] Aus Symmetrie-Bedingungen sind in der Zone 2 die Breiten X, der Verarmungszonen 12 und 14 zu beiden Seiten die gleichen. Soll in der Zone 2 eine Verarmung hergestellt werden, dann gilt für den in die Zone 2 fallenden Teil der Breite einer Verarmungszone X_N2;

[0019] Da unter dieser Bedingung die beiden P-N-ubergänge 11 und 13 der Zone 2 auf gleichem Potential liegen, werden die Verarmungszonen 12 und 14 nur durch die innere Spannung über den P-N-übergangen aufrechterhalten. Es ist aus der Theorie der stufenförmigen Übergänge bekannt, daß

wobei

N_D die Konzentration der implantierten lonen

ε₀ die Dielektrizitätskonstante des freien Raumes,

ε_s die Dielektrizitätskonstante des Halbleitermaterials und

q die Ladung des Elektrons

V_j die innere Spannung über der Verarmungszone 12 oder 14 ist.

[0020] Für eine vollständige Verarmung der Zone 2 gilt die Gleichung

V_j verhält sich zu (X₂―X₁) gemäß dem folgenden Ausdruck, den man aus jedem beliebigen Lehrbuch über Halbleiterphysik und auch aus Gleichung 3 ableiten kann.

wobei

k die Boltzmann-Konstante,

T die Temperatur und

n die Eigen-Trägerkonzentration des Halbleiter materials ist.

[0021] Man sieht, daß V_J sich langsam mit Bezug auf (X₂―X₁) ändert und daher durch Annahme eines Näherungswertes für (X₂―X₁) bestimmt werden kann.

[0022] Bei einer vollständigen Verarmung der Zone 1 gilt für die Breite X_s der Kanal verarmungsschicht unterhalb der Gute-Isoliershicht:

mit

wobei

φ = das Fermi-Potential des Halbleitersubstrats und

X_N1 =die Breite des indie Zone 1 fallenden Teils einer Verarmungszone ist. Da die Zone 2 ebenfalls verarmt ist, ergbit sich aus der Ladungs-Neutralitätsüberlegung

die man für |V_SXCl aus den obigen drei Ausdrücken löst:

[0023] Fig. 2 zeigt im wesentlichen die Einzelheiten der Fig. 1 B, wenn die Zonen 1, 2 und 3 verarmt sind. V_SXC, V_I und V_D sind dabei die über den verarmten Zonen 1, 2 und 3 liegenden Spannungen, so daß deren Gesamtsumme etwa gleich der Substrat-Source-Vorspannung V_sx ist.

[0024] Damit ist die Analyse zur Bestimmung der kritischen Bedingungen für die Verarmung abgeschlossen. Anschliessend sollen die verschiedenen Spannungsausdrücke, die die Substratvorspannung bilden und zu einem Ausdruck für die verbesserte Substratempfindlichkeit führen, abgeleitet werden.

[0025] Aus der Beziehung zwischen X_s und |V_sxc| erhält man den Spannungsabfall über X_s in der Zone 1, auf die in X_s liegenden Ladungen zu:

[0026] Das elektrische Feld E in den Verarmungszonen in Fig. 2 (vergleiche auch Fig. 1A) von der Kanaloberfläche nach X₃, das über das innere Feld hinausgeht, steht durch das Gauss'sche Gesetz zu den in der Zone (X_D―X₃) in Fig. 2 befindlichen Ladungen in Beziehung durch:

[0027] Dadurch erhält man die auf die Ladungen zwischen X₃ und X_D in Zone 3 zurückzuführende Spannung:

[0028] Die Verarmungszone (X_D - X₃) wird jedoch durch die Spannung V verursacht, so daß

wird.

[0029] Als Schwellenwertbedingung sieht man, daß

wobei

V_FB die Flachbandspannung des Transistors und

C_ox die Gate-Isolierkapazität je Flächeneinheit ist.

[0030] Wandelt man den oben genannten Ausdruck um und verwendet dabeit die Annäherung:

dann ist der Ausdruck für die Schwellenwertspannung gegeben durch:

für

und

Es sei darauf hingewiesen, daß in Gleichung 14, wenn D = 0 ist,

wird. Das ist aber die klassische Schwellenwertspannungsgleichung, die man in jedem Handbuch über Halbleiterphysik finden kann.

[0031] Soll ein Transistor vom Verarmungstyp gebildet werden, dann kann eine weitere flache lonenImplantation geeigneter Dosierung und Energie zur Verschiebung der Schwellenwertspannung um den Betrag V_Dosierung verwendet werden. Da es sich hierbei um eine sehr flache Implantation handelt, wird dadurch die durch die tiefe Implantation erzielte Verbesserung der Substratempfindlichkeit nicht beeinflußt.

[0032] Die Substratempfindlichkeit der Halbleitervorrichtung ist gegeben durch die Differentiation der Gleichung 14:

[0033] Diese Gleichung 18 stellt die kritische Beziehung zwischen der Dosierung D, dem oberen Grenzwert X₁ und dem unteren Grenzwert X₂ für die vergrabene Isolierschicht 10 im Substrat 2 der Fig. 1A dar, das eine Dotierkonzentration N_a zur Erzielung der gewünschten Empfindlichkeit der Schwellenwertspannung dV_T/dV_sx besitzt.

[0034] Ist D gleich O, dann ergibt sich die Substratempfindlichkeit der Transistoren des Standes der Technik aus Gleichung 19:

[0035] Vergleicht man Gleichungen 18 und 19, so sieht man sofort die wesentliche Verbesserung der Substratempfindlichkeit gemäß Gleichung 18, die sich aus der Anwesenheit des Ausdrucks

für die tiefe Ionen-Implantation ergibt.

[0036] Zur weiteren Erläuterung zeigt Fig. 3 eine graphische Darstellung der Beziehung zwischen der Substratempfindlichkeit in Millivolt je Volt, die über der Implantationsdosierung für Phosphorionen und verschiedener Implantationsenergien im Bereich von 200 bis 1000 KeV aufgetragen ist, wobei X, von 85 nm bis 921.3 nm und X₂ von 295 nm bis 1358.8 nm reicht. Beim Entwurf wird man dabei die auf der Ordinate dargestellte Größe. "Substratempfindlichkeit" im Diagramm der Fig. 3 auswählen und eine waagerechte Linie ziehen, die eine oder mehrere der Kurven schneidet. Jede Kurve stellt dabei eine andere lonen-Implantations-Energie für die durch den Kanalbereich hindurch zur Bildung der vergrabenen Isolierschicht 10 implantierten Phosphorionen dar. Entsprechend den zur Verfügung stehenden Energien der lonen-Implantations-apparatur wird dann die richtige Kurve ausgewählt und man erhält dann die entsprechende Dosierung für die Phosphorionen aus dem dadurch gegebenen Wert auf der Abszisse.

[0037] Als Beispiel wird eine mit einer Verarmungszone versehe Halbleiterstruktur gemäß der Erfindung mit einer Gate-Oxidschicht 7 einer Dicke tox von 70 nm gebildet, mit einer Hintergrunddotierungskonzentration N_. von 7, 5 x 10¹⁵ Atome/cm³, einer Spannung V_FB von - 1,5 Volt, einer spannung Dosierung von -3,38 Volt und einer Implantationsdosierung von 5,3 x 10" Atome/cm^l und einer Implantationsdicke für die obere Grenze X_i der vergrabenen Isolierschicht von 920 nm und für die untere Grenze X_z von 1358 nm. Das Diagramm der sich ergebenden Schwellenwergspannung als Funktion der Source-Substrat-Spannung wird mit der entsprechenden Schwellenwertspannung als Funktion der Source-Substrat-Spannung gemäß dem Stand der Technik in Fig. 4 verglichen. Man sieht, daß die erfindungsgemäß aufgebaute Struktur eine geringere Steigung oder eine geringere Änderungsgeschwindigkeit der Schwellenwertspannung in bezug auf die Source-Substrat-Spannung aufweist, wodurch gezeigt wird; daß bei vorgegebenen Veränderungen der Größe der Source-Substrat-Spannung sich geringere Änderungen der Schwellenwertspannung für eine gemäß der Erfindung aufgebaute Vorrichtung ergeben.

[0038] Fig. 5 zeigt die Substratempfindlichkeit in Millivolt je Volt als Funktion der Source-Substrat- Spannung für die verbesserte Halbleitervorrichtung mit den oben erwähnten Parametern im Vergleich mit einer Halbleitervorrichtung gemäß dem Stande der Technik. Man sieht, daß bei einer erfindungsgemäß aufgebauten Halbleiterstruktur sich eine ganz wesentliche Verringerung der Substratempfindlichkeit ergibt, verglichen mit dem Stande der Technik.

[0039] Eine einfache MOSFET-Inverterstufe kann gemäß Fign. 6A und 6B mit einem mit Eigenvorspannung arbeitenden MOSFET vom Verarmungstyp als Last und einem aktiven MOSFET vom Anreicherungstyp hergestellt werden, indem man die erfindungsgemäß aufgebaute Halbleiterstruktur für den erfindungsgemäß aufgebaute Halbleiterstruktur für den Lasttransistor benutzt, wodurch man eine wesentlich höhere Stromsteuerung des von Drain nach Source fließenden Stromes während des Umschaltvorgangs erhält, verglichen mit dem Stande der Technik in Fig. 6B.

[0040] Obgleich das bevorzugte Verfahren zum Einführen der Isolierschicht durch Ionen-Implantation dargestellt wurde, läßt sich die Erfindung auch durch andere Verfahren bei der Bildung einer vergrabenen Isolationsschicht zwischen Source und Drain durchführen. Beispielsweise könnte eine mehrschichtige Silicium-Epitaxie-Isolatorschicht-Struktur zur Bildung des Kanalbereichs eines Feldeffekttransistors gemäß der Erfindung verwendet werden.

[0041] Es ist bekannt, daß das Konzentrationsprofil der implantierten Isolierschicht 10 durch eine Anzahl von lonen-Implantationsstufen besonders geformt werden kann, um ein optimales Profil zu erzielen.

Ansprüche

1. Isolierschicht-Feldeffekttransistor mit einem zwischen Source- (4) und Drainzone (6) eines ersten Leitungstyps gebildeten Kanal (16) eines zweiten Leitungstyps in einem Substrat (2) des zweiten Leitungstyps und einer über dem Kanal liegenden isolierten Gate-Elektrode, dadurch gekennzeichnte, daß in dem Substrat (2) unterhalb des Kanals (16) zwischen Source- (4) und Drainzone (6) eine vergrabene Isolierschicht (10) vorgesehen ist, die die im Falle eines durch Anlegen einer kritischen Substrat-Source-Vorspannung V_xsc vollständig verarmten Kanals (16) vorhandene effektive Verarmungszone des Transistors tiefer in das Substrat (2) hinein ausdehnt, so daß der Abstand zwischen den elektrostatischen Ladungen auf der Gate-Elektrode und den von ihnen im Substrat (2) induzierten Ladungen derart erhölt ist, daß die Empfindlichkeit der Schwellenwertspannung V_T gegenüber Änderungen der Substrate-Source-Vorspannung V_xs verringert ist.

2. Isolierschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht eine dotierte Isolierschicht (10) des ersten Leitungstyps ist, bei der sich die Verarmungszonen des von der Isolierschicht (10) mit dem Substrate (2) gebildeten unteren und des von der Isolierschicht (10) mit dem Kanal (16) gebildeten oberen P-N-Übergangs etwa in der Mitte der Isolierschicht (10) miteinander vereinigen und somit ein zusammenhängendes verarmtes Gebiet bilden.

3. Isolierschicht-Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß die dotierte Isolierschicht (10) durch lonenimplantation eines den ersten Leitungstyp hervorbringenden Dotierstoffs gebilet ist.

4. Isolierschicht-Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß die dotierte Isolierschicht (10) von einem Abstand X₁ unter der Oberfläche des Substrats (2) bis zu einem Abstand X₂ unter der Oberfläche mit einer lonenimplantations-Dosierung von D in einem Substrat mit einer Störelement-Konzentration von N,-Atomen/cm³ gebildet ist, so daß der fertige Transistor eine Substrat-Empfindlichkeit, d. h. ein Verhältnis der Änderung der Schwellenwertspannung V_T zur Änderung der Substrat-Source-Vorspannung V_xs, von

aufweist, daß

gegeben ist durch die Beziehung

wobei:

ε₀ die Dielektrizitätskonstante des freien Raumes

ε_s die Dielektrizitätskonstante des Substratmaterials

C_oxdie Gate-Isolierkapazität je Flächeneinheit

q die Ladung das Elektrons und

das Fermi-Potential des Substratmaterials bedeuten.

5. Isolierschicht-Feldeffekttransistor nach den Ansprüchen 3 oder 4, dadurch gekennzeichnet, daß die dotierte Isolierschicht (10) durch mehrere lonenimplantationen gebildet ist.

6. Isolierschicht-Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß der Kanal N-Leitung ist und daß vergrabene dotierte Isolierschicht (10) durch Implantation mit Phosphorionen gebildet ist.

7. Isolierschicht-Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß der Kanal P-leitend ist und daß die vergrabene dotierte Isolierschicht durch Implantation von Borionen gebildet ist.

8. lsolierschicht-Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß an der Oberfläche des Kanals (16) zur Bildung einer Verarmungszone eine zweite mit Ionen implantierte Schicht des ersten Leitungstyps gebildet ist, die bei N-leitendem Kanal mit Phosphorionen und bei P-leitendem Kanal mit Borionen implantiert ist.

Revendications

1. Transistor à effet de champ à couche isolante ayant une région de canal (16) d'un second type de conductivité formée entre la source (4) et le drain (6) d'un premier type de conductivitié, dans un substrat (2) du second type de conductivité, et un porte isolée sur la région de canal, caractérisé en ce que dans le substrat (2) sous la région de canal (16) entre la source (4) et le drain (6), se trouve enterrée une couche isolante (10) qui s'étale dans le substrat (2), la zone d;'appauvrissement effective du transistor apparaissant dans la région de canal (16) qui est complètement appauvrie par l'application d'une polarisation de substrat-source critique V_xsc, de sorte que la distance entre les charges électrostatiques sur la porte et les charges qu'elles induisent dans le substrat (2) augmente à un point tel qu'il y ait réduction de la sensibilité de la tension de seuil V_T relative aux changements de la polarisation de substrat-source V_xs.

2. Transistor à effet de champ à couche isolante selon la revendication 1, caractérisé en ce que la couche isolante est une couch isolante dopée (10) du premier type de conductivité où les zones d'appauvrissement de la jonction PN inférieure formée par la couche isolante (10) avec le substrat (2), et de la jonction PN supérieure formée par la couche isolante (10) avec la région de canal (16), fusionnent approximativement au milieu de la couche isolante (10) pour former ainsi une région appauvrie continue.

3. Transistor à effet de champ à couche isolante selon la revendication 2, caractérisé en ce que la couche isolante dopée (10) est formée par implantation ionique d'un dopant produisant le premier type de conductivité.

4. Transistor à effet de champ à couche isolante selon la revendication 3, caractérisé en ce que la couche isolante dopée (10) est formée à une distance s'étendant de X, à X₂ sous la surface du substrat (2) avec un dosage d'implantation ionique D dans un substrat ayant une concentration d'impuretés de N_a-atomes/cm³ de sorte que le transistor fini est un substrat dont la sensibilité, c'est-à-dire le rapport du changement de tension de seuil V_T et du changement de polarisation de substrat-source V_x,,

est donné par la relation

dans laquelle:

ε₀ est la constante diélectrique de l'espace libre,

ε_s est la constante diélectrique du matériau du substrat,

C_ox est la capacité d'isolement de la porte par unité de surface,

q est la charge de l'électron, et

le potentiel de Fermi du matériau du substrat.

5. Transistor à effet de champ à couche isolante selon les revendications 3 ou 4, caractérisé en ce que la couche isolante dopée (10) est faite par plusieurs implantations ioniques.

6. Transistor à effet de champ à couche isolante selon la revendication 4, caractéisé en ce que la région de canal est de type de conductivité N, et en ce que la couche isolante dopée enterrée (10) est faite par implantation de ions phosphore.

7. Transistor à effet de champ à couche isolante selon la revendication 4, caractérisé en ce que la région de canal est de type de conductivité P, et en ce que la couche isolante dopée enterrée est faite par implantation de ions bore.

8. Transistor à effet de champ à couche isolante selon la revendication 4, caractérisé en ce que, pour former une zone d'appauvrissement, une seconde couche d'implantation ionique de premier type de conductivité est formée sur la surface du canal (16), cette couche étant implantée de ions phosphore lorsque le canal est de type de conductivité N, et de ions bore lorsque le canal est de type de conductivité P.

Claims

1. Insulation layer field effect transistor with a channel region (16) of a second conductivity type formed between source (4) and drain (6) of a first conductivity type, in a substrate (2) of the second conductivity type and an insulated gate electrode over the channel region, characterised in that a buried insulation layer (10) is provided in the substrate (2) under the channel region (16) between source (4) and drain (6) which extends into the substrate (2) the effective transistor depletion zone appearing in connection with the channel region (16), which layer 10 can be completely depleted by the application of a critical substrate-source bias V_xsc, whereby the distance between the electrostatic charges on the gate electrode and the charges induced by them in the substrate (2) is increased to such an extent that the sensitivity of the threshold voltage V, relative to the changes of the substrate-source bias V_xs is reduced.

2. Insulation layer field effect transistor as claimed in claim 1, characterised in that the insulation . layer is a doped insulation layer (10) of the first conductivity type whereby the depletion zones of the lower PN junction formed between the insulation layer (10) and the substrate (2) and of the upper PN junction formed between the insulation layer (10) and the channel region (16) merge approximately in the middle of the insulation layer (10) and thus form a continuous depleted region.

3. Insulation layer field effect transistor as claimed in claim 2, characterised in that the doped insulation layer (10) is formed by ion implantation of a dopant producing the first conductivity type.

4. Insulation layer field effect transistor as claimed in claim 3, characterised in that the doped insulation layer (10) is formed from a distance X, under the surface of the substrate (2) to a distance X₂ under the surface with an ion implantation dosage of D in a substrate with an impurity concentration of N_a-atoms/-cm³ so that the finished transistor shows a substrate sensitivity, i.e. a ratio of the change of threshold voltage V_T to the change of substrate-source bias V_xs, of

that

is given by the relation

with the following factors applying:

ε₀ the dielectric constant of the free space,

ε_s the dielectric constant of the substrate material

Cox the gate-insulation capacity per surface unit

q the charge of the electron, and

0 the Fermi potential of the substrate material.

5. Insulation layer field effect transistor as claimed in claim 3 or 4, characterised in that the doped insulation layer (10) is made by several ion implantations.

6. Insulation layer field effect transistor as claimed in claim 6, characterised in that the channel region is N-conductive, and that the buried doped insulation layer (10) is made by phosphorus ion implantation.

7. Insulation layer field effect transistor as claimed in claim 4, characterised in that the channel region is P-conductive, and that the buried doped insulation layer is made by boron ion implantation.

8. Insulation layer field effect transistor as claimed in claim 4, characterised in that for forming a depletion zone a second ion-implanted layer of the first conductivity type is formed on the surface of the channel (16), that layer being implanted with phosphorus ions with N-conductive channel, and with boron ions with P-conductive channel.

Zeichnung