Dispositif d'affichage par segments

Abstract

 Un circuit logique composé essentiellement d'un registre à décalage (10), de deux registres (13) et (15) et de deux circuits de comparaison (16) et (17) permet de reconnaître un segment de même état vidéo mais de sens opposé à celui du segment précédent et d'engendrer ensuite un certain nombre de segments supplémentaires identiques au segment précédent plutôt que d'utiliser le segment de sens opposé pour ramener le faisceau cathodique.

Description

[0001] Domaine technique

[0002] La présente invention concerne des circuits afférents à des dispositifs d'affichage dans lesquels des symboles ou des configurations alpha-numériques sont définis au moyen d'une suite de segments. Plus particulièrement, la présente invention concerne essentiellement une technique permettant de réduire l'importance de la mémoire requise pour définir des groupes de segments correspondant aux différents éléments que comporte un assortiment quelconque de caractères alpha-numériques.

Etat de la technique antérieure

[0003] Un système d'affichage classique qui fait appel à l'emploi de segments est décrit dans le brevet des E.U.A. No. 3 540 032. Dans ce dernier brevet, une bobine principale de déviation est utilisée pour diriger le faisceau vers un point de la surface d'un tube à rayons cathodiques (CRT) où l'on désire former un caractère, point à partir duquel une bobine de déviation de caractères est employée pour déplacer le faisceau de manière à tracer des segments successifs, les circuits vidéo étant tour à tour mis en fonction et hors fonction, de façon appropriée, pour obtenir le caractère, symbole, chiffre, etc..., désiré. Les données nécessaires aux fins de la génération de tous les caractères, chiffres, etc... que le système est capable d'afficher sont emmagasinées dans un registre.

[0004] Avant de tracer chaque caractère sur l'écran, on définit une position de départ, puis on fournit une suite d'informations définissant des modifications successives de position, et chacune de ces dernières s'accompagne d'informations supplémentaires relatives à l'application ou à la suppression du faisceau cathodique. Bien que de nombreuses variantes soient possibles, on a constaté qu'il y avait intérêt à définir chaque segment élémentaire au moyen de quatre bits, trois desquels permettent de définir l'une de huit directions séparées les unes_' des autres par 45°, le quatrième bit servant à déterminer l'application ou la suppression du faisceau cathodique. Il est évident que si chaque segment élémentaire est suffisamment court pour que l'on puisse obtenir une représentation suffisamment détaillées de caractères tel que e, a et s, un grand nombre de segments est indispensable pour former des caractères tels que L, E, et F. Si l'assortiment de caractères alpha-numériques est important, une mémoire de grandes dimensions devient nécessaire.

[0005] Etant donné que la capacité d'une mémoire n'augmente généralement que par incréments discrets, une diminution relativement faible (exprimée en pourcentage) du nombre de bits de mémoire correspondant à tous les segments qui constituent les différents éléments d'un assortiment de caractères donné peut permettre de réaliser une économie relativement importante (exprimée également en pourcentage) en ce qui concerne les dimensions de la mémoire dès lors qu'il n'y a pas lieu d'augmenter sa capacité d'un incrément pour pouvoir emmagasiner tous les bits requise pour un assortiment choisi de caractères alpha-numériques et de symboles.

[0006] Il est donc évident qu'il y aurait intérêt à utiliser une technique de compression des données pour réduire au minimum les dimensions de la mémoire requise pour emmagasiner les segments constituant les caractères alpha-numériques ou les symboles que l'on désire afficher. A cet égard, si l'on étudie les suites de segments constituant ces caractères ou ces symboles, on constate que, dans de nombreux cas, l'on utilise des suites ininterrompues de segments identiques. Si l'on utilise la technique de codage décrite ci-dessus-, qui fait appel à l'emploi de quatre bits par segment, on constate qu'un nombre considérable de bits est utilisé sans raison pour définir une suite de segments identiques.

[0007] Le brevet des E.U.A. No. 4 054 951 décrit une technique applicable à de longs ensemble de données qui sont répétés de façon périodique. Dans cette technique, on économise la place disponible en mémoire en omettant les répétitions intégrales de tels ensembles dans la suite de données. Lorsque des données doivent être extraites de la mémoire, les ensembles ainsi omis sont insérés par l'intermédiaire de dispositifs capables de reconnaître la présence d'un drapeau particulier parmi les données en mémoire. L'élément suivant d'information contenu dans la suite de données est alors interprété comme constituant l'adresse en mémoire du début d'un ensemble de données qui doit être inséré dans cette suite de données. L'élément suivant d'information est interprété comme représentant la longueur de l'ensemble de données à insérer, et l'élément suivant d'information indique le nombre d'insertions de cet ensemble de données. Cette technique permet donc d'obtenir l'adresse des données à insérer, adresse à. laquelle il faut ensuite accéder depuis une autre partie de la mémoire. Dans le cas d'un dispositif d'affichage à grande vitesse, il serait extrêmement coûteux, voire impossible, de gérer de la sorte les données afférentes aux segments, étant entendu que la détection d'un drapeau nécessiterait un accès à une autre partie de la mémoire contenant les bits définissant les segments (dite mémoire de segments) aux fins de la récupération des informations afférentes à ces derniers. Par ailleurs, cette technique nécessite l'attribution d'un code "drapeau" particulier, ce qui, dans le cas du procédé d'affichage par segments décrit ci-dessus, nécessiterait l'attribution de l'une de seulement seize configurations de bits possibles, en supposant l'emploi de quatre bits par segments. Enfin, si l'on tient compte de la nécessité d'employer un drapeau et trois multiplets de données supplémentaires (adresse, longueur et nombre de répétitions), il est évident que cette technique de l'art antérieur ne se traduirait pas nécessairement par une réduction importante du nombre de bits- correspondant aux segments qui constituent un ensemble de caractères alpha-numériques à afficher.

[0008] Une compression des données faisant appel à la technique de codage dite à longueur de course peut être employée à cette fin. En pareil cas, on ajoute quelques bits (généralement deux) à chaque segment pour indiquer le nombre de segments qui doivent être traçés dans la direction spécifiée. Selon les paramètres du système, on peut ainsi obtenir une certaine diminution des dimensions de la mémoire de segments. Cependant, ce type de codage peut entraîner une expansion des données lorsque les courses ne sont pas suffisamment longues et, s'il est mise en oeuvre, des pénalités substantielles en l'absence de segments identiques consécutifs.

[0009] Il y aurait donc intérêt à utiliser une technique de compression et d'expansion des données qui puisse êtreap- pliquée aux segments élémentaires, qui ne provoque pas d'expansion des données lors de l'emmagasinage des segments, et qui permette d'obtenir une plus grande compression que dans le cas de la technique de codage à longueur de course.

Exposé de l'invention

[0010] La présente invention fournit donc une technique de compression des données afférentes aux segments en vue de leur emmagasinage et d'expansion de ces données aux fins de leur utilisation par le dispositif d'affichage, et qui permet d'obtenir une réduction des dimensions de la mémoire de segments. Cette technique est basée sur le fait que lorsqu'un segment élémentaire ou incrément est tracé dans l'une de, par exemple, huit directions possibles, il n'est jamais nécessaire que le segment suivant ait une orientation inverse et présente le même état vidéo (application ou suppression du faisceau) que le segment qui le précède. Au contraire, les segments font ici l'objet d'une transposition et d'un codage spéciaux de telle sorte que, lorsque le segment consécutif à celui que l'on est en train de tracer présente par rapport à ce dernier une orientation inverse et un état vidéo identique, le dispositif d'affichage soit informé qu'il doit automatiquement prendre certaines mesures prédéterminées au lieu d'afficher ledit segment consécutif. A titre d'exemple, la réalisation préférée décrite ci-après est un dispositif dans lequel la reconnaissance du fait que le segment consécutif au segment actuel présente une orientation inverse et le même état vidéo, provoque automatiquement le traçage de deux segments supplémentaires identiques au segment actuel. Il n'y a donc pas lieu, lorsqu'on utilise la présente technique, de prévoir une configuration codée particulière destinée à faire fonction de drapeau et qui ne peut pas être employée comme segment. Il suffit que l'on constate qu'un segment présente par rapport à celui qui le précède immédiatement une orientation inverse et le même état vidéo pour que le circuit fournisse automatiquement une suite de segments supplémentaires.

[0011] D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci.

[0012] Brève description des figures

La Figure 1 représente schématiquement la réalisation préférée de la logique de décompression des segments de la présente invention.

La Figure 2 représente schématiquement la circulation des données afférentes aux segments à différents instants d'horloge.

La Figure 3 est un diagramme des temps qui montre l'état de plusieurs dispositifs logiques du circuit de la Figure 1 pendant la circulation des données utilisées dans l'exemple de la Figure 2.

La Figure 4 représente schématiquement une partie d'un dispositif typique d'affichage de caractères constitués par des segments avec lequel la présente invention peut être avantageusement utilisée, ladite partie du dispositif étant consacrée à la déviation des caractères.

Description d'un mode de réalisation de l'invention

[0013] Le circuit décrit ci-dessous est destiné à être utilisé avec un dispositif d'affichage sur tube cathodique au moyen d'un faisceau dirigé, lequel dispositif permet de tracer des segments de caractères ou de symboles, chaque segment étant défini par quatre bits, à savoir trois bits qui spécifient son orientation et un bit qui régit l'application ou la suppression du faisceau. Les segments sont emmagasinés à raison de neuf segments par mot, si bien que chaque mot peut contenir un maximum de trente-six bits répartis en groupes de quatre. Ces chiffres ne sont indiqués qu'à titre d'exemple et pourraient éventuellement être modifiés, la présente invention pouvant être utilisée dans une vaste gamme de dispositifs.

[0014] Dans le présent exemple, on peut utiliser autant de mots qu'il le faut pour former un caractère, mais un caractère doit obligatoirement commencer par un nouveau mot et un segment particulier sert à indiquer la fin du caractère. Ce dernier segment est indispensable, même s'il nécessite l'emploi d'un mot supplémentaire. Les quatre premiers bits d'un caractère ne sont pas interprétés comme un segment, mais contiennent des informations initiales de positionnement.

[0015] La présente invention tire parti du fait qu'il n'est jamais nécessaire qu'un segment donné soit suivi d'un autre segment présentant le même état Vidéo et une orientation qui diffère de 180° par rapport à celle du premier segment. Etant donné que ces segments inverses sont inutiles aux fins de la représentation des caractères, ils servent dans la présente invention a- indiquer la présence de plusieurs segments présentant la même orientation que le premier segment et précédant un ou plusieurs segments inverses. Les segments inverses ne sont pas transmis au dispositif de déviation. Dans la réalisation préférée, un segment inverse équivaut à deux segments supplémentaires du même type que le segment qui précédait immédiatement le premier segment inverse, mais le nombre de segments supplémentaires pourrait éventuellement différer de deux et tout autre type de fonctionnement automatique pourrait éventuellement être déclenché dès la détection d'un segment inverse présentant le même état vidéo.

[0016] La Figure 1 représente les éléments logiques de la réalisation préférée de l'invention. Afin de faciliter la compréhension du fonctionnement du circuit représenté sur la Figure 1, on se reportera également aux Figures 2 et 3. Sur la Figure 1, lors du transfert de chaque mot de trente-six bits de la mémoire de segments au circuit de décompression, les quatre premiers bits du mot sont transférés par l'intermédiaire d'un multiplexeur 12 à un registre 13 à quatre bits, ci-après appelé registre A. Les trente-deux bits restants sont chargés dans un registre à décalage 10. Le registre 10 et le registre A sont tous deux chargés, ou leur contenu est décalé, au moyen d'une impulsion désignée SC qui est engendrée par un circuit OU inversé 14. Ce chargement ou ce décalage est provoqué par des transitions négatives qui se produisent dans le train d'impulsions SC. Normalement, ce train d'impulsions est une inversion du train d'impulsions d'horloge qui est appliqué au circuit 14. Cependant, ainsi qu'on le verra plus loin de façon détaillée, la présence d'un signal SRB de niveau haut émanant d'un flip-flop 21 et qui est appliqué au circuit 14 par l'intermédiaire d'une ligne 24, a pour effet d'interdire toute transition dans le train d'impulsions SC, si bien que ces impulsions sont maintenues à un niveau bas tant que le signal SRB est au niveau haut.

[0017] On se reportera à présent à la Figure 2, qui montre que, à l'instant d'horloge 0, une suite de segments représentés par les caractères M, N, P, Q, R, S et T se trouvent emmagasinés dans les étages SR1 à SR8 du registre à décalage, ainsi que dans les registres A et B. Il est particulièrement important de noter que chacun des segments M, N, P, etc... de la Figure 2 représente un groupe de quatre bits de données binaires. Trois des quatre bits de chaque groupe représentent l'une des huit orientations possibles du faisceau, cependant que le quatrième bit représente l'état vidéo du faisceau (l'application ou la suppression de celui-ci). Par exemple, le registre A contient un unique segment représenté par N sur la Figure 2. Ce même registre ne contient pas la suite de segments nécessaire pour engendrer le caractère N. La flèche dirigée vers la gauche qui se trouve au-dessus de certains des caractères de la Figure 2 qui représentent des segments indique que le segment dont il s'agit est un segment inverse présentant le même état vidéo que le segment qui le précède et qui n'est pas surmonté d'une flèche. L'orientation des flèches de la Figure 2 ne correspond nullement à la direction dans laquelle se déplace le faisceau lors du traçage d'un segment.

[0018] On se reportera de nouveau à la Figure 1, sur laquelle le circuit de comparaison 16, ci-après appelé circuit de comparaison A, est connecté de manière à recevoir sur l'une de ses deux entrées les quatre bits contenus dans le premier étage du registre à décalage 10 et définissant un segment, et sur son autre entrée les quatre bits contenus dans le registre A et définissant un autre segment. Le circuit de comparaison A fait donc fonction de dispositif de prévision qui permet de détecter l'apparition d'un segment inverse dans le premier étage du registre à décalage 10, c'est-à-dire un segment qui présente le même état vidéo que celui du segment contenu dans le registre A et une orientation inverse. Dans ce cas, le circuit de comparaison A transmet sur sa ligne de sortie 22 un signal de niveau haut.

[0019] Les codes emmagasinés dans le registre A peuvent faire l'objet d'un décalage et être transférés au registre B par l'intermédiaire de la porte ET 9. Un circuit de comparaison 17, ci-après appelé circuit de comparaison B, permet de comparer le contenu du registre A avec celui du registre B et transmet un signal de niveau haut sur sa ligne de sortie 23 s'il détecte la présence dans le registre A d'un segment qui est l'inverse de celui contenu dans le registre B. L'apparition de ce signal sur la ligne 23 se traduit par l'obtention d'un signal de niveau bas à la sortie d'un inverseur 18, ce dernier signal ayant pour effet d'interdire le transfert par la porte ET 9 du segment contenu dans le registre A au registre B.

[0020] Ainsi qu'on peut le constater en se reportant aux Figures 1 et 2, les registres A et B ainsi que les huit étages du registre à décalage 10 constituent un circuit d'acheminement séquentiel (ou "pipe-line") des données afférentes aux segments, lequel circuit est interposé entre la mémoire de segments et le dispositif de déviation que comporte le tube cathodique. A chaque instant d'horloge, le segment emmagasiné dans le registre B se trouve à la disposition du dispositif de déviation. Ainsi, sur la Figure 2, à l'instant d'horloge 0, un segment M se trouve dans le registre B, un segment N dans le registre A, un segment P dans l'étage SR1 du registre à décalage, et un segment P d'orientation inverse dans l'étage SR2 de ce registre. Etant donné que ni l'un ni l'autre des circuits de comparaison n'engendre un signal de niveau haut au premier instant d'horloge, le contenu de chacun des éléments du circuit d'acheminement séquentiel est décalé et transféré à l'élément suivant de ce circuit.

[0021] De ce fait, au premier instant d'horloge, un segment N se trouve dans le registre B et est à la disposition du dispositif de déviation. Le segment P se trouve dans le registre A et le segment P inverse dans l'étage SR1 du registre à-décalage. On notera en se reportant également à la Figure 3 qu'après le premier instant d'horloge la sortie du circuit de comparaison A passe au niveau haut sur la ligne 22. Ce niveau haut est appliqué par l'intermédiaire de la porte OU 28 aux entrées CLR (restauration) et J du flip-flop J-K 21. Au second instant d'horloge, la transition positive du train d'impulsions d'horloge fait basculer le flip-flop 21 et fournit sur la ligne 14 un signal SRB de niveau haut.

[0022] A ce second instant d'horloge, les segments contenus dans les différents étages du circuit d'acheminement séquentiel font l'objet d'un nouveau décalage. Le segment P est maintenant à la disposition du dispositif de déviation dans le registre B et le segment P inverse se trouve a présent dans le registre A. La sortie du circuit de comparaison A passe au niveau bas et celle du circuit de comparaison B passe au niveau haut sur la ligne 23 parce que le segment qui se trouve maintenant dans le registre A est l'inverse que celui que contient le registre B.

[0023] Au troisième instant d'horloge aucun décalage des codes ne se produit étant donné que le signal SC est au niveau bas, le signal SRB appliqué par l'intermédiaire de la ligne 24 à l'entrée du circuit 14 étant au niveau haut. Le flip-flop 21 est alors restauré en raison du fait qu'il existait sur la ligne 23, au début de ce troisième instant d'horloge, un signal de niveau haut émanant du circuit de comparaison B. Pendant ce même instant d'horloge, un autre segment P se trouve dans le registre B, à la disposition du circuit de déviation. Il s'agit là du premier des deux segments qui doivent être automatiquement engendrés en raison du fait que le segment P actuel précède immédiatement un segment d'orientation inverse présentant le même état vidéo. Ainsi que le comprendra l'homme de l'art, tout autre type de fonctionnement automatique résultant de la détection d'un segment inverse et présentant le même état vidéo que le segment qui le précède pourrait éventuellement être envisagé.

[0024] Etant donné que la sortie du flip-flop 21 présente sur la ligne 24 a été ramenée à un niveau bas au commencement du troisième instant d'horloge, les codes sont décalés dans le registre 10 et dans le registre A au commencement du quatrième instant d'horloge, comme le montre la Figure 2. Toutefois, étant donné que la sortie du circuit de comparaison B se trouvait encore à un niveau haut au commencement de ce quatrième instant d'horloge, la porte ET 9 n'a pas transmis le contenu du registre A au registre B. De ce fait, le registre B contient encore le segment P pendant le quatrième instant d'horloge. Le segment P est donc à la disposition du circuit de déviation pendant trois instants d'horloge et ce troisième segment P est le second des deux segments P qui sont automatiquement engendrés. On notera par ailleurs que le segment P inverse a été remplacé par le segment Q transféré par décalage du premier étage du registre à décalage 10 au registre A.

[0025] On notera que le flip-flop 21 bascule de nouveau pendant un bref intervalle de temps, puis est restauré au commencement du quatrième instant d'horloge en raison du fait que le signal présent sur la ligne 23 est au niveau haut et reste à ce niveau jusqu'à ce que le décalage des segments ait pris fin. Lorsque ce signal de niveau haut disparaît, à l'instant où le signal de sortie du circuit de comparaison B passe au niveau bas, l'entrée CLR du flip-flop 21 ne reçoit plus d'entrée positive et ce flip-flop est restauré.

[0026] Au commencement du cinquième instant d'horloge, les différents codes contenus dans les étages du registre à décalage 10 et dans les registres A et B font l'objet d'un décalage. Le flip-flop 21 demeure restauré et aucun des circuits de comparaison A et B ne fournit un signal de sortie de niveau haut.

[0027] Au sixième instant d'horloge, le circuit de comparaison A détecte la présence dans le premier étage du registre à décalage 10 d'un segment dont l'orientation est l'inverse de celle du segment contenu dans le registre A. De même que dans l'exemple relatif au segment P et au segment P inverse, au commencement du septième instant d'horloge, les codes font l'objet d'un décalage dans le registre 10 et dans les registres- A et B. Le flip-flop 21 bascule et fournit un signal de niveau haut sur la ligne 24 de manière à interdire tout décalage au commencement du huitième instant d'horloge. Pendant le septième instant d'horloge, Le circuit de comparaison B détecte la présence dans le registre A d'un segment dont l'orientation est l'inverse de celle du segment contenu dans le registre B et engendre sur La ligne 23 un signal de niveau haut qui a pour effet de restaurer le flip-flop 21 au commencement du huitième instant d'horloge. Pendant le septième instant d'horloge, Le segment S est à la disposition du circuit de déviation, le même que pendant le huitième instant d'horloge. Le segment S qui est ainsi disponible pendant le huitième instant d'horloge est le premier des deux segments S qui sont automatiquement engendrés en réponse à la détection du segment S inverse qui fait immédiatement suite au segment S dans la suite de segments initialement emmagasinés.

[0028] Etant donné que le flip-flop 21 est à présent restauré, au commencement du neuvième instant d'horloge les segments sont décalés dans le registre 10 et dans le registre A. Cependant, étant donné que le circuit de comparaison B a continué à engendrer un signal de niveau haut pendant le huitième instant d'horloge, le segment S inverse n'est pas transféré par décalage du registre A au registre B. Pendant ce neuvième instant d'horloge, le second des deux segments 3 automatiquement engendrés est à la disposition du circuit le déviation. Toutefois, le circuit de comparaison B continue à engendrer une sortie de niveau haut pendant cet intervalle de temps en raison du fait que le second segment inverse a maintenant été transféré par décalage au registre A. Au neuvième instant d'horloge, le flip-flop 21 est enclenché en raison du fait que le signal de niveau haut continue d'être engendré sur la ligne 23 par le circuit de comparaison B. Ainsi, au dixième instant d'horloge, les codes ne font l'objet d'aucun décalage dans le registre 10 et dans le registre A. Du fait de la présence sur la ligne 23 du signal de niveau haut engendré par le circuit de comparaison B, le segment S inverse n'est pas transféré par décalage du registre A au registre B.

[0029] Pendant le neuvième instant d'horloge, le second des deux segments S automatiquement engendrés est mis- à la disposition du circuit de déviation du fait de la présence du premier segment S inverse immédiatement consécutif au segment S dans la suite de segments initialement emmagasinée. Pendant le dixième instant d'horloge, le premier de deux segments S qui sont de nouveau automatiquement engendrés est mis à la disposition du circuit de déviation. Cette seconde paire de segments S est automatiquement engendrée du fait du second segment S inverse qui était présent dans la suite de segments qui avait été emmagasinée.

[0030] Pendant le dixième instant d'horloge, un segment S est mis à la disposition du circuit de déviation. Au commencement de cet instant d'horloge, le flip-flop 21 est de nouveau restauré. Ainsi, au onzième instant d'horloge, le contenu du registre à décalage 10 et celui du registre A font l'objet d'un décalage, si bien que le registre A contient à présent un nouveau segment. Le segment S inverse qui se trouvait précédemment dans le registre A n'est pas transféré au registre B du fait du signal de niveau haut engendré par le circuit de comparaison B qui était présent sur la ligne 23 au commencement de cet instant d'horloge. Pendant ce dernier, le second segment de la seconde paire de segments S automatiquement engendrés est à la disposition du circuit de déviation. Au commencement du onzième instant d'horloge le flip-flop 21 est enclenché pendant un court intervalle de temps puis restauré de la même façon qu'il-l'avait été au commencement du quatrième instant d'horloge. Au douzième instant d'horloge, un autre décalage du contenu de tous les registres se produit et le dernier segment faisant partie de la suite emmagasinée se trouve à la disposition du circuit de déviation.

[0031] Ainsi qu'on l'a précédemment mentionné, neuf segments à la fois sont chargés dans le registre à décalage 10 et dans le registre A de la Figure 1. Comme le montre la Figure 2, pour ces neuf segments, douze segments ont été mis à la disposition du circuit de déviation dans le présent exemple. Il est donc évident que, dans cet exemple, la compression et la décompression des données emmagasinées: de la façon qui vient d'être décrite permettent de réaliser une économie de 25% en ce qui concerne les dimensions de la mémoire.

[0032] Il ressort de ce qui précède que le circuit de comparaison A déclenche un fonctionnement automatique en réponse à la détection d'une suite de segments inverses, cependant que le circuit de comparaison B assure le maintien de ce fonctionnement automatique. Il peut en résulter une restriction dans la réalisation préférée de l'invention. En effet, étant donné que le dernier segment d'un mot composé de neuf segments est introduit dans le registre B lors du chargment d'un nouveau mot, il n'est pas possible de détecter la présence de segments inverses lors du passage d'un mot à un autre, et la suite de segments emmagasinés dans la mémoire de segments pour chaque caractère ou symbole que l'on désire afficher doit se conformer à cette restriction. Toutefois, cette dernière peut aisément être évitée en utilisant un troisième circuit de comparaison connecté de manière à pouvoir déterminer si le premier segment du mot suivant contenu dans la mémoire de segments et qui doit être transféré à la logique de décompression est un segment inverse du segment contenu dans le registre A.

[0033] On a schématiquement représenté sur la Figure 4 la partie d'un dispositif typique d'affichage de segments de caractères avec lequel la présente invention peut être avantageusement utilisée, ladite partie concernant la déviation des caractères. Pendant chaque cycle de régénération de l'affichage obtenu sur l'écran du tube cathodique, chacun des codes représentant les symboles alpha-numériques que l'on désire afficher est transféré d'une mémoire de régénération à une mémoire de consultation 30 par l'intermédiaire d'une ligne 29. La mémoire 30 peut être réalisée, par exemple, sous la forme d'une mémoire inaltérable comportant des tables de manière à pouvoir fournir une adresse de départ au compteur d'adresses 31 qui adresse la mémoire de segments 32 de telle sorte que celle-ci fournisse autant de mots de neuf segments qu'il le faut pour tracer un caractère ou un symbole alpha-numérique correspondant à chacun des codes auxquels on accède dans la mémoire de régénération. Les mots à neuf segments provenant de la mémoire de segments 32 sont appliqués à la logique de décompression 33 qui constitue l'essentiel de la présente invention repré- snetée sur les Figures 1 à 3. La sortie de cette dernière logique se compose d'un signal qui est transmis sur la ligne 25 et qui commande l'application ou la suppression du faisceau vidéo, et d'un signal de trois bits qui est transmis sur la ligne 26 et qui commande l'orientation d'un segment. Ces deux derniers signaux sont appliqués à la fois au décodeur d'origine 34 et au décodeur de segment 40.

[0034] Le décodeur 34 décode le premier segment de chaque caractère ou symbole alpha-numérique de manière à commander les ' accumulateurs x et y 41 et 43 afin de diriger le faisceau vers la position de départ correcte pour le traçage du caractère ou du symbole alpha-némérique particulier dont il s'agit. Tous les segments suivants sont appliqués au décodeur 40 afin d'incrémenter et de décrémenter les accumulateurs 41 et 43 et fonction des données afférentes aux segments, de telle sorte que le faisceau se déplace correctement pour former le caractère ou le symbole alpha-numérique. A chaque segment, le signal transmis sur la ligne 25 commande l'application ou la suppression du faisceau de façon appropriée. Les valeurs d'incrémentation ou de décrémentation x et y des accumulateurs 41 et 43 sont respectivement appliquées aux convertisseurs numérique/ analogique 42 et 44, dont les signaux de sortie respectif- vement transmis sur les lignes 50 et 51 sont appliqués aux bobines de déviation de manière à assurer un positionnement correct et précis du faisceau cathodique.

[0035] La Figure 4 n'est donnée qu'à titre de référence, étant entendu que c'est la logique de décompression décrite plus haut et représentée de façon détaillée sur les Figures 1 à 3 qui constitue l'essentiel de la présente invention. L'invention permet donc de réduire l'importance de la mémoire requise pour spécifier des groupes de suites de segments correspondant à n'importe lequel des caractères ou symboles d'un assortiment alpha-numérique choisi. Les circuits logiques permettent de déterminer la présence d'un segment dont l'état vidéo (application ou suppression du faisceau) est le même que celui du segment qui le précède immédiatement et dont l'orientation est l'inverse de celle de ce dernier, de manière a provoquer en pareil cas la génération d'un nombre prédéterminé de segments supplémentaires identiques au segment précédent, au lieu d'utiliser le segment inverse pour ramener le faisceau à la position qu'il occupait immédiatement avant le traçage du segment précédent. Grâce à cette technique, il est inutile d'attribuer un code particulier faisant fonction de drapeau pour provoquer ce fonctionnement automatique, lequel drapeau ne pourrait pas être utilisé également comme segment. On notera d'autre part que l'utilisation de deux segments supplémentaires engendrés en réponse à la détection d'un segment inverse ne constitue qu'un exemple employé aux fins de la description de la présente invention et ne constitue pas une limitation, ladite détection pouvant éventuellement servir à déclencher tout autre type de fonctionnement automatique.

[0036] Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention.

Revendications

1.- Dispositif d'affichage du type dans lequel une suite de segments permet de définir différents symboles, caractérisé en ce qu'il comprend:

des moyens de détection permettant d'engendrer un premier signal lors de la détection d'un premier segment précédant immédiatement un second segment dirigé en sens inverse du premier et présentant le même état vidéo que ce dernier, et

des moyens permettant, en réponse audit premier signal, de déclencher automatiquement un autre mode de fonctionnement du dispositif d'affichage.

2.- Dispositif d'affichage selon la revendication 1, caractérisé en ce que lesdits moyens de détection comprennent en outre un circuit de prévision permettant d'engendrer ledit premier signal avant que ledit second segment n'ait été tracé par ledit dispositif d'affichage.

3.- Dispositif d'affichage selon la revendication 2, caractérisé en ce qu'il comprend en outre des moyens permettant, en réponse audit premier signal, d'interdire le traçage dudit second segment.

4.- Dispositif d'affichage selon la revendication 3, caractérisé en ce que lesdits moyens permettant de déclencher automatiquement un autre mode de fonctionnement du dispositif d'affichage comprennent en outre des moyens permettant d'engendrer un nombre prédéterminé de segments identiques audit permier segment et faisant immédiatement suite à ce dernier.

5 - Dispositif d'affichage selon la revendication 4, caractérisé en ce que ledit nombre prédéterminé est de deux.

6.- Dispositif d'affichage du type dans lequel une suite de segments définissent différents symboles, caractérisé en ce qu'il comprend:

une première mémoire permettant d'emmagasiner des segments,

une seconde mémoire permettant d'emmagasiner au moins un segment,

des moyens permettant de charger un premier segment faisant partie de ladite suite de segments dans ladite seconde mémoire et les segments restants faisant partie de ladite suite dans ladite première mémoire,

des moyens permettant de comparer l'orientation et l'état vidéo dudit premier segment emmagasiné dans ladite seconde mémoire avec ceux d'un second segment emmagasiné dans ladite première mémoire,

des moyens permettant d'engendrer un premier signal lors de la détection par lesdits moyens de comparaison du fait que lesdits premier et second segments présentent des orientations opposées et le même état vidéo, et

des moyens permettant, en réponse audit signal, de déclencher automatiquement un autre mode de fonctionnement du dispositif et d'interdire le traçage dudit second segment.

7.- Dispositif d'affichage selon la revendication 6, caractérisé en ce qu'il comprend en outre une troisième mémoire à laquelle ledit premier segment est transféré et dans laquelle lesdits moyens permettant, en réponse audit signal, d'interdire le traçage dudit second segment, comprennent des moyens permettant d'interdire le transfert dudit second segment à ladite troisième mémoire.

8.- Dispositif d'affichage selon la revendication 7, caractérisé en ce que lesdits moyens permettant, en réponse audit signal, d'interdire le traçage dudit second segment, comprennent des seconds moyens de comparaison permettant de comparer l'orientation et l'état vidéo desdits premier et second segments, respectivement emmagasinés dans lesdites troisième et seconde mémoires.

9.- Dispositif d'affichage selon la revendication 8, caractérisé en ce que ladite première mémoire se compose d'un registre à décalage à plusieurs étages.

10.- Dispositif d'affichage selon la revendication 9, caractérisé en ce que ladite seconde mémoire se compose d'un registre à décalage à un seul étage.

Dessins