Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt

Beschreibung

[0001] Während der Entwicklung eines elektronischen Gerätes, z.B. für die Meßtechnik, tritt häufig das Problem auf, ein Zeitintervall zu messen. Weit verbreitet sind (z.B. in Digitalvoltmetern) integrierende Digital-Analog-Umsetzer. Dabei wird zunächst eine konstante Zeit lang mit einem dem zu messen den Analogwert proportionalen Strom ein Kondensator aufgeladen. Danach wird er mit einem konstanten Strom wieder bis zum Anfangswert entladen. Die dafür benötigte Zeit ist das Maß für den Analogwert. Ein weiteres Beispiel ist das Messen der Laufzeit, die ein Ultraschallimpuls braucht, um von der Abstrahlebene des Senders zur Empfangsebene des Empfängers zu gelangen.

[0002] In beiden Fällen braucht man eine elektronische Stoppuhr zur genauen Messung der Laufzeit. Diese funktioniert im Prinzip wie eine mechanische und besteht aus

• einem Oszillator (Taktgeber),
• einem Frequenzteiler (Untersetzungsgetriebe) und
• einer Start-Stop-Einrichtung dazwischen

zur zeitlichen Ermittlung der Grenzen des die Laufzeit charakterisierenden Zeitintervalls, die durch ein elektrisches Signal oder mehrere solcher Signale, beispielsweise über einen Komparator oder mehrere Komparatoren, möglich sind.

[0003] Die Möglichkeit, den Oszillator selbst zu starten und anzuhalten, wird hier nicht betrachtet, da genaue Zeitmessungen nur mit eingeschwungenen Oszillatoren möglich sind.

[0004] Bei der praktischen Realisierung einer elektronischen Start-Stop-Einrichtung am Eingang eines Frequenzteilers sind metastabile Flip-Flop-Zustände möglich. Diese müssen durch geeignete Hilfsmittel verhindert werden. Metastabile Zustände und ihre Ursachen sowie Maßnahmen zur Verringerung der Wahrscheinlichkeit ihres Auftretens bei der Konstruktion eines flankengesteuerten Flip-Flops werden in der europäischen Patentanmeldung EP-A-0 308 623 beschrieben.

[0005] Bei der Schaltung nach Fig. 1, mit einem einfachen UND-Gatter 1 zwischen einem Komparator 2 für die Erzeugung des Zeitintervalls aus den Ereignisimpulsen in bezug auf eine Referenzspannung einerseits und einem Oszillator 3 für die Erzeugung der Taktimpulse andererseits sowie einem Frequenzteiler, kann ein zu kurz geratener Taktimpuls den als Teiler-Flip-Flop 4 ausgebildeten Zählstufen CL1 bis CL4 mit den Ausgängen D0 bis D3 in einen metastabilen Zustand bringen. In der Folge geraten dann eine unbekannte Zahl von Schwingungen auf die Zählstufen und verfälschen das Meßergebnis.

[0006] In der Schaltung nach Fig. 2 sind deshalb zwischen UND-Gatter 1 und Frequenzteiler 4 ein Tiefpaß 5 und ein Schmitt-Trigger 6 angeordnet. Damit ist das Problem lösbar, aber die Taktfrequenz muß zwangsläufig viel niedriger sein als die durch die verwendeten UND-Gatter 1 und Flip-Flops CL1 bis CL4 theoretisch mögliche.

[0007] Eine digitale Alternative zeigt die Schaltung nach Fig. 3, bei der das Signal für das Zeitintervall vor dem UND-Gatter mit dem invertierten Takt mittels eines Hilfs-Flip-Flops 7 synchronisiert wird. Dabei ist die Taktfrequenz so niedrig zu wählen, daß mögliche metastabile Zustände des Hilfs-Flip-Flops 7 noch in der nicht aktiven Taktphase abgeklungen sind.

[0008] Aus dem Bisherigen ergibt sich auch, daß die erzielbare Genauigkeit bei der Zeitintervallmessung nicht nur durch die notwendigen Maßnahmen zum Ausschluß metastabiler Zustände, sondern auch durch die Periodendauer des Taktes begrenzt ist. Eine hohe Taktfrequenz ist zwar vorteilhaft, stößt aber, wie die genannten Beispiele zeigen, in der Praxis auf Schwierigkeiten. Das trifft besonders für Geräte zu, die mit geringer Stromaufnahme und deshalb mit möglichst niedriger Arbeitsfrequenz arbeiten müssen.

[0009] Zwar ist es in vielen Fällen möglich, den Start des Intervalls mit dem Takt zu synchronisieren. Dies ist hilfreich, aber am Ende bleibt doch noch der Fehleranteil einer Taktperiode.

[0010] Eine mögliche Verbesserung kann die Schaltung nach Fig. 4 bringen. Anstatt des UND-Gatters dient eine stromzustandsgesteuerte bistabile Kippstufe, ein sogenanntes transparentes Stromlatch 9 als Schalter für den Takt. Danach folgen wieder Tiefpaß 5 und Schmitt-Trigger 6, um mögliche metastabile Schwingungen des Latches 9 auszusieben. Damit wird am Ende des Zeitintervalls auch der Zustand des Taktes ("0" oder "1") festgehalten und die Zeitauflösung der Messung etwa verdoppelt. Demgegenüber steht wieder der Nachteil, daß die nutzbare Taktfrequenz erheblich kleiner sein muß als die, die das Latch 9 schalten könnte.

[0011] Aufgabe der Erfindung ist es:

• das Ende des Zeitintervalls (und eventuell auch dessen Beginn) so genau wie möglich zu erfassen,
• die theoretisch mögliche Taktfrequenz trotz der gebotenen Rücksicht auf das Ausschließen des Einflusses metastabiler Zustände voll ausnutzbar zu machen,
• nach dem Ende des Zeitintervalls ein Maß für die augenblickliche Phasensituation des Taktes zu speichern und dabei nicht nur eine digitale ("0" oder "1"), sondern auch die analoge Komponente des Zeitintervalls in einer "0" oder "1" Periode zu erfassen.

[0012] Diese Aufgabe ist durch die im Patentanspruch 1 angegebene Erfindung gelöst.

[0013] Vorteilhafte Weiterbildungen der Erfindung gemäß Patentanspruch 1 sind in den Unteransprüchen und im nachfolgenden Ausführungsbeispiel beschrieben.

[0014] Eine Prinzipdarstellung der erfindungsgemäßen Anordnung zeigt Fig. 5. Zur Ermittlung der genauen Grenzen des Zeitintervalls dient ein Komparator 8 mit Stromausgängen, die direkt dem Stromlatch 9 zugeführt werden. Weitere parallel reagierende Stromausgänge des Komparators sind vorgesehen, um eine analoge Feinauswertungsstufe 10 und einen Mischer 11 anzusteuern. Strom-Spannungs-Umsetzer 12, 13, 14 erzeugen für die logische Weiterverarbeitung notwendige Spannungspegel. Ein Takttreiber 15 erzeugt die benötigen gegenphasigen Taktsignale.

[0015] Zur Lösung der gestellten Aufgaben werden die notwendigen Datenmanipulationen ohne den Umweg über Spannungspegel, deren Erzeugung wegen der immer vorhandenen Streukapazitäten wertvolle Zeit kostet, durchgeführt. Das Einfrieren des augenblicklichen Taktzustandes erfolgt im Strombereich unter Zuhilfenahme minimaler Spannungspegel. Das Zeitmaß bis zur nächsten Taktflanke entsteht als analoge Ladespannung mit einem stets exakt im gleichen Augenblick starten den Strom in einem Kondensator. Der Mischer überwacht die Übereinstimmung der Taktphasen an den Ausgängen des Stromlatch 9 bereits im Strombereich mit den Taktphasen am Eingang.

[0016] Nachdem die Anordnung vorwiegend zur Integration innerhalb einer integrierten Schaltung in Bipolar- oder auch MOS-Technologie vorgesehen ist, werden im folgenden ihre Schaltungsteile auf Transistorebene erläutert. In den Schaltungsbeispielen werden die bei Analogschaltungen üblicheren Bipolartransistoren verwendet. Sie erlauben aber jedem Fachmann eine einfache Umsetzung, beispielsweise in C-MOS. Wegen der besseren Übersicht ist außerdem die gesamte Anordnung in kleine Funktionsblöcke zerlegt, die zum Teil vereinfacht dargestellt sind. Es versteht sich von selbst, daß bei Strom-Spannungs-Übergängen zusätzliche Maßnahmen, z.B. zur Kompensation des Miller-Effektes, notwendig sein können.

[0017] Das Schaltungsprinzip des Komparators 8 ist in Fig. 6 dargestellt. Er besteht aus einer konventionellen PNP-Transistor-Differenzstufe T1, T2 mit dem Signaleingang "Event" und dem Referenzeingang "U_ref", dessen Ausgänge durch NPN-Mehrfachstromspiegel belastet sind. Diese liefern wiederum die benötigen Stromausgänge. Ein komplementäres Paar T5, T11 bildet zusammen mit dem Stromspiegel T12, T13 einen Strom-Spannungs-Umsetzer und stellt ein Spannungsausgangssignal "KOMP" zur Verfügung. Ein weiteres Paar T4, T10 liefert die Ströme I_clock und I_latch zur Versorgung des Stromlatchs 9, ein Einzelausgang T3 versorgt die analoge Feinauswertung mit dem Strom I_ramp und ein weiteres Transistor-Paar T6, T9 bewirkt eine positive Rückkopplung, die im Umschaltbereich des Komparators 8 eine unendlich große Verstärkung (gerade ohne Hysterese) liefert und dafür sorgt, daß jeder Ausgangsstrom beim Umschalten sofort mit 50% seines Endwertes startet bzw. unterhalb 50% sofort abschaltet.

[0018] Die Fig. 7 zeigt den prinzipiellen Schaltungsaufbau des Stromlatch 9. Die Latchfunktion ist ähnlich wie die bei einer in dem Buch "Halbleiterschaltungstechnik" von Tietze und Schenk, 1989, Seite 776, gezeigten Schaltung mit komplementären Spannungsausgängen, allerdings mit als Dioden geschalteten Transistoren, die anstelle der Lastwiderstände, die in dem bekannten Beispiel die Spannungsausgänge formen, mehrere Stromausgänge ansteuern.

[0019] Der Takt liegt an den Eingängen einer ersten Transistor-Differenzstufe T14 und T15 in Form der gegenphasigen Komponenten CL1 und CL2 und bewirkt, solange I_clock fließt und I_latch nicht, die Stromausgänge I_mix1 an T19 und I_mix2 an T20. Weitere, dem Takt folgende Stromausgänge der Transistoren T18 und T21 erzeugen über die Strom-Spannungs-Umsetzung mit dem Stromspiegel aus den Transistoren T23 und T24 einen einphasigen Spannungsausgang, der z.B. direkt einen Frequenzteiler ansteuern kann. Das Latch ist also auf Durchgang (transparent) geschaltet. Kehren sich die Stromverhältnisse um (I_latch beginnt zu fließen und I_clock wird abgeschaltet), wird die zweite Transistor-Differenzstufe T16 und T17 aktiv, stellt die gerade (noch) vorhandene Taktphasenlage durch Vergleich der minimalen Spannungsdifferenz an den als Diode geschalteten Transistoren fest und verstärkt diese Tendenz durch die über ihre kreuzgekoppelten Ausgänge bewirkte positive Rückkopplung. Der augenblickliche Taktphasenzustand wird also "eingefroren", das Latch ist geschlossen.

[0020] Die Funktion des Stromlatchs erfolgt also im Strombereich und auch das Ergebnis sind zunächst fließende oder eingefrorene Ströme. Dabei treten nur sehr kleine Spannungsänderungen auf und extrem geringe Verzögerungen der logischen Operation durch parasitäre Kapazitäten. Für die logische weitere Verarbeitung beispielsweise in einem Frequenzteiler wird der dem Eingangstakt entsprechende oder festgehaltene Stromzustand durch eine Strom-Spannungs-Umsetzung auswertbar gemacht, wobei die technisch bedingten Schaltverzögerungen wieder voll wirksam werden. Das ist kein Nachteil, weil die Datenmanipulation ja schon lange zuvor er folgt ist. Ganz nebenbei und vorteilhaft wird damit die in Fig. 4 beschriebene Tiefpaßfunktion realisiert. Ein Schmitt-Trigger ist nicht nötig, weil die Flankensteilheiten bereits den in der gewählten Technik üblichen entsprechen.

[0021] Nun soll die Lösung der letzten gestellten Aufgabe der Erfindung, nämlich die Speicherung eines analogen Maßes für den augenblicklichen Zeitpunkt innerhalb einer Taktphase, erläutert werden. Beim Umschalten des Komparators startet auch der Strom I_ramp. Damit wird in der analogen Feinauswertung (Fig. 9), gesteuert von den gegenphasigen Taktkomponenten, einer der Kondensatoren C1 oder C2 aufgeladen. Beim nächsten Wechsel der Taktphasen springt der Ladestrom zum anderen Kondensator. Jetzt allerdings und unbedingt vor dem nächsten Wechsel der Taktphasen muß etwas geschehen, denn das Maß für die Phasensituation des Taktes steht im ersten Kondensator und würde nach einem weiteren Sprung des Ladestromes verfälscht werden.

[0022] Es gilt nun, ein eindeutiges Ansteuerungssignal für einen nicht weiter erklärten Schalter zu gewinnen, womit der Ladestrom total abschaltbar ist. Das Kriterium ist der erste Taktphasenwechsel nach dem Einfrieren des Taktes im Latch, d.h. das Abweichen des im Latch manipulierten Taktes vom Originaltakt. Der erste Taktphasenwechsel wird mit Hilfe eines Mischers (Fig. 8) festgestellt, die Tatsache des Einfrierens ist dem Komparator 8 bekannt. Die UND-Verknüpfung der Signale KOMP und MIX liefert also obiges Kriterium.

[0023] Zur weiteren Klarstellung wird auf die Zeitdiagramme in Fig. 10 verwiesen. Die Auswertung der in dem ersten Kondensator (welcher es ist, zeigt die eingefrorene Taktphase) stehenden Spannung bringt dann eine vielfache Steigerung der Auflösung der Zeitmeßeinrichtung. Die Verbesserung wird nur dadurch begrenzt, daß der Rampenstrom I_ramp nur mit 50% seines Endwertes startet. Damit wird die Rampe zu Beginn nichtlinear und diese Nichtlinearität ist eine Funktion der Steilheit des Intervallendesignals am Komparator. Somit sind auch die Kompensationsmöglichkeiten der Nichtlinearität begrenzt.

[0024] Die Auswertung der Kondensatorspannung erfolgt zweckmäßig durch Zurückintegration mit einem Konstantstrom und Messen der Zeit mit einer gleichartigen Anordnung und einem Frequenzteiler oder der gleichen Anordnung zusammen mit einem Multiplexer

[0025] Die bisherigen Betrachtungen beziehen sich im wesentlichen auf das Feststellen des Endes eines Zeitintervalls. Mit ähnlichen Mitteln ist es auch möglich, bei nicht synchronem Start des Intervalls, die augenblickliche Phasensituation des Taktes am Beginn zu speichern und auszuwerten, wobei sich aber der Schaltungsaufwand verdoppeln kann.

Ansprüche

1. Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt, wobei Beginn und Ende des Intervalls jeweils durch ein Ereignis bestimm- bzw. meßbar sind, dadurch gekennzeichnet, daß sie zur Ermittlung der genauen Grenzen des Zeitintervalls einen Komparator (8) enthält, dessen Stromausgänge (I_clock und I_latch) direkt einem außerdem noch vom Referenztakt angesteuerten Stromlatch (9) zugeführt werden, dessen Funktion das Ergebnis fließender oder eingefrorener Ströme ist und bei dem das Durchlassen oder das Einfrieren des augenblicklichen Taktzustandes im Strombereich unter Zuhilfenahme minimaler Spannungspegel erfolgt, daß der Stromzustand durch einen Strom-Spannungs-Umsetzer (10) für einen angeschlossenen Frequenzteiler (4) auswertbar gemacht wird, indem die verzögernd wirksam werdenden technisch bedingten Schaltverzögerungen zum Abklingen eventueller metastabiler Zustände genutzt werden, und daß der Komparator (8) einen weiteren Stromausgang (I_ramp) hat, der im Augenblick des Umschaltens des Komparators (8) beginnt Strom zu führen, und damit durch Ansteuerung einer analogen Feinauswertungsstufe (10) ein analoges Maß der Zeit bis zur nächsten Taktflanke erzeugt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Komparator (8) eine positive Rückkopplung hat, die im Umschaltbereich des Komparators eine unendlich große Verstärkung (gerade ohne Hysterese) liefert und dafür sorgt, daß jeder Ausgangsstrom beim Umschalten sofort mit 50% seines Endwertes startet bzw. unterhalb 50% sofort abschaltet.

3. Anordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die analoge Feinauswertungsstufe (10) von Komponenten des Originaltaktes so gesteuert wird, daß einer von zwei Kondensatoren (C₁, C₂) aufgeladen wird und beim nächsten Wechsel der Taktphasen der Ladestrom zum jeweils anderen Kondensator springt.

4. Anordnung nach den bisherigen Ansprüchen, dadurch gekennzeichnet, daß auch das Stromlatch (9) weitere Stromausgänge hat, die dem manipulierten Stromzustand folgen.

5. Anordnung nach den bisherigen Ansprüchen, dadurch gekennzeichnet, daß ein Stromausgang oder ein komplementäres Paar der Stromausgänge des Stromlatchs (9) einen Mischer (11) ansteuert, dessen anderer Eingang vom Originaltakt gesteuert wird, so daß am Ausgang des Mischers (11) dann ein Signal entsteht, wenn manipulierter und originaler Takt voneinander abweichen.

6. Anordnung nach den bisherigen Ansprüchen, dadurch gekennzeichnet, daß das Ausgangssignal des Mischers (11) auch in den Spannungsbereich umgesetzt wird und allein oder zusammen mit dem Ausgangssignal des Komparators (8) ein Signal an die logische Schaltungsumgebung der Anordnung abgibt und/oder den Rampenstrom unterbricht.

Claims

1. Arrangement for the precise electronic detection of the limits of a time interval relative to a reference clock pulse, with it being possible to determine and measure beginning and end of the interval in each case by means of an event, characterised in that for the purpose of determining the precise limits of the time interval it (the arrangement) contains a comparator (8), the current outputs (I_clock and I_latch) of which are supplied directly to a current latch (9) which is activated, moreover, in addition by the reference clock pulse and the function of which is the result of flowing or frozen-in currents and in which the instantaneous clock pulse state is let through or frozen in in the current range with the aid of minimum voltage levels, in that the current state is made so that it can be evaluated by a current-voltage-converter (10) for a connected frequency divider (4), as the technically conditioned switching delays which become effective with delay are utilized to fade out possible metastable states, and in that the comparator (8) has a further current output (I_ramp) which at the instant of the switch-over of the comparator (8) begins to conduct current and therewith as a result of activation of an analog fine evaluation stage (10) generates an analog measure of the time until the next clock pulse edge.

2. Arrangement according to claim 1, characterised in that the comparator (8) has a positive feedback which in the switch-over range of the comparator supplies an infinitely great amplification (straight without hysteresis) and ensures that each output current in the case of the switch-over immediately starts with 50% of its final value and immediately switches off below 50%.

3. Arrangement according to claims 1 or 2, characterised in that the analog fine evaluation stage (10) is controlled by components of the original clock pulse in such a way that one of two capacitors (C₁, C₂) is charged and with the next change of the clock pulse phases the charging current jumps to, in each case, the other capacitor.

4. Arrangement according to the previous claims, characterised that the current latch (9) also has further current outputs which follow the manipulated current state.

5. Arrangement according to the previous claims, characterised in that a current output or a complementary pair of the current outputs of the current latch (9) activates a mixer (11), the other input of which is controlled by the original clock pulse so that a signal arises at the output of the mixer (11) when manipulated clock pulse and original clock pulse deviate from each other.

6. Arrangement according to the previous claims, characterised in that the output signal of the mixer (11) is also converted into the voltage range, and alone or together with the output signal of the comparator (8) it emits a signal to the logic circuit environment of the arrangement and/or interrupts the ramp current.

Revendications

1. Dispositif pour la détection électronique précise des limites de l'intervalle de temps par rapport à une cadence de référence, le début et la fin de l'intervalle pouvant être déterminés ou mesurés respectivement au moyen d'un évènement, caractérisé par le fait que, pour la détermination des limites précises de l'intervalle de temps, il contient un comparateur (8), dont les sorties de courant (I_clock et I_latch) sont envoyées directement à un circuit de verrouillage de courant commandé, en outre, également par la cadence de référence et dont la fonction est le résultat de courants circulants ou gelés et dans lequel la transmission ou le blocage de l'état instantané de la cadence dans la gamme de courants s'effectue à l'aide de niveaux de tension minimum, que l'état de courant est rendu évaluable par un convertisseur courant-tension (10) pour un diviseur de fréquence (4) raccordé, grâce à l'utilisation des retards de commutation, qui sont conditionnés du point de vue technique et ont un effet de retardement, pour supprimer d'éventuels états métastables, et que le comparateur (8) possède une autre sortie de courant (I_ramp), qui commence à véhiculer un courant à l'instant de la commutation du comparateur (8) et par conséquent produit, grâce à une commande d'un étage analogique d'évaluation précis (10), une mesure analogique du temps jusqu'au flanc de cadence immédiatement suivant.

2. Dispositif suivant la revendication 1, caractérisé par le fait que le comparateur (8) possède une boucle de réaction positive, qui fournit, dans la plage de commutation du comparateur, une amplification infinie (précisément sans hystérésis) et garantit que, lors de la commutation, chaque courant de sortie démarre immédiatement avec 50 % de sa valeur finale ou est réduit immédiatement à moins de 50 %.

3. Dispositif suivant les revendications 1 ou 2, caractérisé par le fait que l'étage analogique d'évaluation précise (10) est commandé par des composantes de la cadence initiale de sorte que l'un de deux condensateurs (C₁, C₂) est chargé et que, lors de l'alternance suivante des phases de cadence, le courant de charge est commuté brusquement sur l'autre condensateur respectif.

4. Dispositif selon les revendications précédentes, caractérisé par le fait que, également, le circuit de verrouillage de courant (9) possède d'autres sorties de courant, qui sont asservies à l'état de courant manipulé.

5. Dispositif selon les revendications précédentes, caractérisé par le fait qu'une sortie de courant ou un couple complémentaire des sorties de courant du circuit de verrouillage de courant (9) commande un mélangeur (11), dont l'autre sortie est commandée par la cadence initiale, de sorte qu'un signal apparaît à la sortie du mélangeur (11) lorsque la cadence manipulée et la cadence initiale différent.

6. Dispositif selon l'une des revendications précédentes, caractérisé par le fait que le signal de sortie du mélangeur (11) est également converti dans la gamme de tensions et, seul ou en association avec le signal de sortie du comparateur (8), envoie un signal à l'environnement de circuit logique du dispositif et/ou interrompt le courant en rampe.

Zeichnung