SIGNALAUSWERTUNGSSCHALTUNG FÜR EINEN BEWEGUNGSMELDER

Beschreibung

[0001] Die vorliegende Erfindung betrifft eine Signalauswertungsschaltung für einen einen Sensor enthaltenden Bewegungsmelder, dessen Sensorsignal einen relativ grossen Gleichstrom- und einen kleinen Wechselstromanteil enthält, mit Mitteln für die Ausfilterung des Gleichstromanteils, mit einem Analog/Digital-Wandler und mit einem Verstärker für den Wechselstromanteil des Sensorsignals.

[0002] Ein Bewegungsmelder mit einem Analog/Digital - Wandler für die Konvertierung des Sensorsignales ist z.B. aus WO-A-93/18492 bekannt.

[0003] Das Sensorsignal derartiger Bewegungsmelder setzt sich aus einer stark streuenden und temperaturabhängigen Gleichstromkomponente und aus einem Wechselstromanteil zusammen. Der Gleichstromanteil, der zum Nutzsignal nichts beiträgt, ist nicht vorhersehbar und längerfristig nicht stabil, und der das Nutzsignal für die Alarmauslösung liefernde Wechselstromanteil liegt bei etwa einem Promille des Gleichstromanteils und muss daher entsprechend stark verstärkt werden.Üblicherweise enthält die Signalauswertungsschaltung eine Reihe von Kondensatoren, die als Hochpassfilter wirken und den Gleichstromanteil stufenweise ausfiltern. Das verbleibende Wechselstromsignal wird anschliessend digitalisiert und verstärkt. Wegen der niedrigen Nutzfrequenzen sind für die Filterung grosse Koppel-Elektrolytkondensatoren erforderlich, die nicht nur teuer und elektrisch problematisch, sondern die auch nicht integrierbar sind und somit eine aus Kostengründen wünschenswerte Ausbildung der Auswertungsschaltung als integrierte Schaltung (IC) verumnöglichen.

[0004] Durch die Erfindung soll nun eine Auswertungsschaltung angegeben werden, die kostengünstig und robust ist, und die als integrierte Schaltung, vorzugsweise als system-integrierter Schaltkreis (ASIC) ausgebildet werden kann.

[0005] Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass der Analog/Digital-Wandler für die direkten/Digitalisierung des gesamten Sensorsignals vorgesehen ist, und dass die Mittel für die Ausfilterung des Gleichstromanteils durch ein dem Analog/Digital-Wandler nachgeschaltetes digitales Hochpassfilter gebildet sind.

[0006] Eine erste bevorzugte Ausführungsform der erfindungsgemässen Signalauswertungsschaltung ist dadurch gekennzeichnet, dass der Analog/Digital-Wandler in Sigma-Delta Struktur ausgebildet ist Gemäss einer zweiten bevorzugten Ausführungsform enthält der Analog/Digital-Wandler eine Sigma-Delta Schleife und einen dieser nachgeschalteten Dezimator. Dieser Dezimator ist gemäss einer weiteren bevorzugten Ausführungsform als Zähler ausgeführt.

[0007] Der in Sigma-Delta Struktur ausgebildete Analog/Digital-Wandler, der alle Anforderungen bezüglich Robustheit, Stabilität und günstiger Kosten erfüllt, erzeugt aus dem Sensorsignal einen Bitstrom, aus dem das digitale Hochpassfilter die höherwertigen Bits und damit jeglichen Gleichstromanteil absolut offsetfrei entfernt. Ein derartiges digitales Hochpassfilter ist trotz niedriger Nutzfrequenz billig zu integrieren, so dass sich die erfindungsgemässe Auswertungsschaltung hervorragend dazu eignet, in Form eines systemintegrierten Schaltkreises hergestellt zu werden.

[0008] Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der Zeichnungen näher erläutert; dabei zeigt:

Fig. 1 ein Blockschema eines Bewegungsmelders; und

Fig. 2 ein Blockschaltbild der Signalauswertungsschaltung des Melden von Fig. 1.

[0009] In Figur 1 ist als Beispiel für einen erfindungsgemässen Bewegungamelder ein passiver Infrarotbewegungsmelder dargestellt, der bekanntlich auf die im fernen Infrarot liegende und sich von der Wärmestrahlung der Umgebung abhebende Körperstrahlung eines Menschen anspricht. Weder das verwendete Detektionsprinzip (passive Infrarotstrahlung) noch die Art des Sensors (beispielsweise Pyrosensor) ist jedoch einschränkend zu verstehen. Die vorliegende Signalauswertungsschaltung ist vielmehr für alle Arten von Bewegungsmeldern geeignet, deren Sensorsignal eine grosse Gleichstrom- und eine kleine Wechselsromkomponente aufweist.

[0010] Der passive Infrarotbewegungsmelder von Figur lenthält als Hauptbestandteile eine Optik 1, ein Sensorelement 2 und eine Signalauswertungaschaltung 3. Das Sensorelement 2 ist über die Optik 1 mit Infrarotstrahlung IR aus dem zu überwachenden Raum beaufschlagt und gibt in Abhängigkeit vom Pegel der auftreffenden Strahlung ein nachfolgend als Sensorsignal bezeichnetes elektrisches Signal SS ab. Dieses wird der Signalauswertungsschaltung 3 zugeführt, an deren Ausgang bei entsprechender Grösse des Sensorsignals SS ein Alarmsignal AS erhältlich ist. Die genannten Hauptbestandteile des Infrarotbewegungsmelders sind vorzugsweise in einem gemeinsamen Gehäuse angeordnet, welches an einer Wand oder an einer anderen geeigneten Stelle des zu überwachenden Raumes befestigt ist.

[0011] Nachfolgend soll nun anhand von Fig. 2 die Signalauswertungsschaltung beschrieben werden. Diese ist als systemintegrierter Schaltkreis (ASIC) ausgebildet und enthält darstellungsgemäss zwei Hauptblöcke, und zwar einen Analog/Digital-Wandler 4 und ein digitales Hochpassfilter 5. Der Analog/Digital-Wandler 4 ist ein sogenannter Sigma-Delta Wandler und enthält eine Sigma-Delta Schleife 6 und einen Dezimator 7, der vorzugsweise als einfacher Zähler ausgeführt ist Die Sigma-Delta Schleife 6 ihrerseits besteht aus einem vorzugsweise von einem Operationsverstärker gebildeten Integrator 8, einem Komparator 9 und einem vom Ausgangssignal des Komparators 9 getakteten 1Bit Digital/Analog-Wandler 10, der wahlweise eine Referenzspannung Vref oder eine Spannung Gnd (=Ground) mit dem Wert null an den Integrator 8 rückkoppelt.

[0012] Das dem ASIC 3 zugeführte Sensorsignal SS enthält als Hauptbestandteil eine stark streuende und temperaturabhängige Gleichstromkomponente von ungefähr 1 V, die von einem Wechselstromsignal von 1 mV überlagert ist, welches das eigentliche Nutzsignal bildet und dessen Frequenz im Bereich von 0,2 bis 10 Hz liegt. Dieses Nutzsignal muss im ASIC um einen Faktor von beispielsweise zwischen hundert und tausend verstärkt werden. Das Sensorsignal SS wird im Integrator 8 integriert, dessen Ausgangssignal im Komparator 9 mit einem Schwellenwert verglichen wird. Der Komparator 9 ist entweder, so wie in der Figur dargestellt, mit einer Taktfrequenz f_o getaktet, oder er enthält ein nachgeschaltetes getaktetes Flip-Flop (sogenanntes D-FF). Die Taktfrequenz f_o ist auch die Frequenz, mit der die Sigma-Delta-Schleife 6 läuft.

[0013] Das Ausgangssignal des Komparators 9 ist einerseits an den Dezimator 7 geführt und taktet andererseits den durch einen Schalter gebildeten 1Bit Digital/Analog-Wandler 10, der zwischen der von einer Spannungsquelle gelieferten Referenzspannung V_ref und der Spannung Gnd umgeschaltet wird. Dabei dient die die Referenzspannung V_ref liefernde Spannungsquelle vorzugsweise auch zur Speisung des Sensors 2 (Fig. 1). Der 1Bit Digital/Analog-Wandler 10 bewirkt, dass im Komparator 9 das integrierte Sensorsignal SS nur im Bereich zwischen den Spannungen Gnd und V_ref betrachtet wird.

[0014] Das dem Dezimator 7 zugeführte Signal hat die Form eines Bitstroms; das bedeutet, dass sein Mittelwert pulsdichtenmoduliert ist und daher das analoge Eingangssignal repräsentiert. Dieser Bitstrom wird im Dezimator 7 in ein Parallelwort von einer bestimmten Breite akkumuliert. Wenn die Sigma-Delta-Schleife mit der Frequenz f_o läuft und die Breite des Parallelworts gleich n Bit beträgt, dann steht dieses Parallelwort alle

zur Verfügung, wobei f_r die eigentliche Abtastrate des Sensorsignals darstellt. Wenn beispielsweise f_o gleich 500 kHz und das Parallelwort 14Bit breit ist, dann gilt für f_r: f_r = 500 kHz/2¹⁴ = 30,5 Hz.

[0015] Nach dem Zähler gelangt das digitalisierte Sensorsignal in das digitale Hochpassfilter 5, das ein Filter erster Ordnung ist und aus dem Sensorsignal alle Gleichstromanteile offsetfrei entfernt. Das Hochpassfilter 5, dessen Eckfrequenz beispielsweise bei etwa 70 mHz liegen kann, ist so ausgelegt, dass nicht alle n Bits des ursprünglichen Parallelworts weiterverarbeitet werden, sondern nur eine Anzahl der m der niederwertigeren Bits des ursprünglichen n-Bit Parallelwortes. Dies führt zu einer digitalen Verstärkung von 2^n-m, die zusammen mit der Verstärkung des analogen Integrators 8 die Gesamtverstärkung der Auswerteschaltung 3 ergibt. So ergibt beispielsweise m = 8 eine digitale Verstärkung von 64, womit zusammen mit einer Verstärkung von 16 im analogen Integrator die eingangs erwähnte Gesamtverstärkung von rund 1000 erreicht wird.

[0016] Zur Weiterverarbeitung des Ausgangssignals des Hochpassfilters 5 wird auf dem als mBit-Wort vorliegenden, verstärkten Signal eine digitale Schwelle gebildet, bei deren Überschreiten durch das Signal ein Timer getriggert wird, der ein direkt angeschlossenes Relais oder eine optische Anzeige, beispielsweise eine Leuchtdiode, für eine bestimmte Zeit aktiviert.

Ansprüche

1. Signalauswertungsschaltung für einen einen Sensor enthaltenden Bewegungsmelder, dessen Sensorsignal einen relativ grossen Gleichstrom- und einen kleinen Wechselstromanteil enthält, mit Mitteln für die Ausfilterung des Gleichstromanteils, mit einem Analog/Digital-Wandler und mit einem Verstärker für den Wechselstomanteil des Sensorsignals, dadurch gekennzeichnet, dass der Analog/Digital-Wandler (4) für die direkte Digitalisierung des gesamten Sensorsignals vorgesehen ist, und dass die Mittel für die Ausfilterung des Gleichstromanteils durch ein dem Analog/Digital-Wandler nachgeschaltetes digitales Hochpassfilter (5) gebildet sind.

2. Signalauswertungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Analog/Digital-Wandler (4) in Sigma-Delta Struktur ausgebildet ist.

3. Signalauswertungsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass der Analog/Digital-Wandler (4) eine Sigma-Delta Schleife (6) und einen dieser nachgeschalteten Dezimator (7) enthält.

4. Signalauswerrungsschaltung nach Anspruch 3, dadurch gekennzeichnet, dass der Dezimator (7) als Zähler ausgeführt ist.

5. Signalauswertungsschaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Sigma-Delta Schleife (6) aus einem vorzugsweise durch einen Operationsverstärker gebildeten Integrator (8), einem Komparator (9) und aus einem von dessen Ausgangssignal getakteten 1Bit Digital/Analog-Wandler (10) gebildet ist, durch den wahlweise eine von zwei Spannungen (V_ref, Gnd) an den Integrator rückgekoppelt und dadurch der Bereich für die Betrachtung des integrierten Sensorsignals (SS) im Komparator festgelegt ist.

6. Signalauswertungsschaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das die Form eines Bitstroms aufweisende Ausgangssignal der Sigma-Delta Schleife (6) im Dezimator (7) in ein Parallelwort einer bestimmten Breite (n) akkumuliert wird.

7. Signalauswertungsschaltung nach Anspruch 6, dadurch gekennzeichnet, dass das digitale Hochpassfilter (5) so ausgelegt ist, dass von dem zugeführten Parallelwort der bestimmten Breite (n) nur eine reduzierte Anzahl (m) der tiefsten Bits weiterverarbeitet wird.

8. Signalauswertungsschaltung nach Anspruch 7, dadurch gekennzeichnet, dass auf dem als Parallelwort mit der reduzierten Bitanzahl (m) vorliegenden Signal eine digitale Schwelle gebildet wird, bei deren Überschreiten durch das Signal die Auslösung eines Alarmsignals (AS) erfolgt.

Claims

1. Signal evaluation circuit for a motion detector which contains a sensor and whose sensor signal contains a relatively large direct current component and a small alternating current component, having means for filtering out the direct current component, having an analog-to-digital converter and having an amplifier for the alternating current component of the sensor signal, characterized in that the analog-to-digital converter (4) is provided for the direct digitizing of the entire sensor signal; and in that the means for filtering out the direct current component are formed by a digital high-pass filter (5) connected downstream of the analog-to-digital converter.

2. Signal evaluation circuit according to Claim 1, characterized in that the analog-to-digital converter (4) is in the form of a sigma-delta structure.

3. Signal evaluation circuit according to Claim 2, characterized in that the analog-to-digital converter (4) contains a sigma-delta loop (6) and a decimator (7) connected downstream of the latter.

4. Signal evaluation circuit according to Claim 3, characterized in that the decimator (7) is in the form of a counter.

5. Signal evaluation circuit according to Claim 3 or 4, characterized in that the sigma-delta loop (6) is formed by an integrator (8), preferably in the form of an operational amplifier, a comparator (9) and a 1-bit digital-to-analog converter (10) which is clocked by the output signal of the latter and which optionally feeds back to the integrator one of two voltages (V_ref, Gnd) and thereby establishes the range for considering the integrated sensor signal (SS) in the comparator.

6. Signal evaluation circuit according to Claim 3 or 4, characterized in that the output signal of the sigma-delta loop (6), which output signal is in the form of a bit stream, is accumulated in the decimator (7) in a parallel word having a given width (n).

7. Signal evaluation circuit according to Claim 6, characterized in that the digital high-pass filter (5) is designed in such a way that only a reduced number (m) of the lowest bits from the delivered parallel word having the given width (n) are processed further.

8. Signal evaluation circuit according to Claim 7, characterized in that a digital threshold is formed on the signal present as a parallel word having the reduced number of bits (m) and an alarm signal (AS) is triggered when the signal exceeds said digital threshold.

Revendications

1. Circuit d'analyse de signaux pour un transmetteur de mouvements, qui comporte un capteur et dont le signal de capteur contient une composante en courant continu relativement grande et une petite composante en courant alternatif, avec des moyens pour extraire par filtrage la composante en courant continu, avec un convertisseur analogique-numérique et avec un amplificateur pour la composante en courant alternatif du signal de capteur, caractérisé par le fait que le convertisseur analogique-numérique (4) est prévu pour la numérisation directe du signal de capteur total et que les moyens pour l'extraction par filtrage de la composante en courant continu sont formés par un filtre passe-haut numérique (5) branché du côté aval du convertisseur analogique-numérique.

2. Circuit d'analyse de signaux selon la revendication 1, caractérisé par le fait que le convertisseur analogique-numérique (4) est conçu selon une structure en delta sigma.

3. Circuit d'analyse de signaux selon la revendication 2, caractérisé par le fait que le convertisseur analogique-numérique (4) contient une boucle en delta sigma (6) et un décimateur (7) branché du côté aval de celle-ci.

4. Circuit d'analyse de signaux selon la revendication 3, caractérisé par le fait que le décimateur (7) est mis en oeuvre comme un compteur.

5. Circuit d'analyse de signaux selon la revendication 3 ou 4, caractérisé par le fait que la boucle en delta sigma (6) est constituée d'un intégrateur (8), formé de préférence par un amplificateur opérationnel, d'un comparateur (9) et d'un convertisseur numérique-analogique (10) à un bit qui est soumis à la cadence du signal de sortie du comparateur et qui envoie en rétroaction à l'intégrateur sélectivement une tension parmi deux tensions (Vref, Gnd), le domaine pour l'observation du signal de capteur intégré (SS) dans le comparateur étant ainsi fixé.

6. Circuit d'analyse de signaux selon la revendication 3 ou 4, caractérisé par le fait que le signal de sortie, présentant la forme d'un flux de bits, de la boucle en delta sigma (6) est accumulé dans le décimateur (7) en un mot parallèle d'une certaine largeur (n).

7. Circuit d'analyse de signaux selon la revendication 6, caractérisé par le fait que le filtre passe-haut numérique (5) est conçu de telle sorte que, du mot parallèle envoyé de ladite largeur (n), seul un nombre réduit (m) des bits les plus bas sont traités ultérieurement.

8. Circuit d'analyse de signaux selon la revendication 7, caractérisé par le fait qu'on forme sur le signal présent comme mot parallèle ayant le nombre de bits réduit (m) un seuil numérique tel que, lorsqu'il est dépassé par le signal, un signal d'alarme (AS) est déclenché.

Zeichnung