Générateur de courant de référence en technologie CMOS

Description

[0001] La présente invention concerne les générateurs de courant de référence réalisés en technologie CMOS.

[0002] La figure 1 des dessins annexés représente un exemple d'un tel générateur de courant de référence réalisé selon la technique antérieure. On peut en trouver une description dans un article de E. Vittoz et J. Felrath, paru dans la revue IEEE, Journal of Solid State Circuits, Vol. SC-12, pp. 224-231, Juin 1977, et intitulé "CMOS analog integrated circuits based on weak inversion operation" (Circuits CMOS intégrés analogiques basés sur un fonctionnement en faible inversion).

[0003] Ce générateur connu comporte deux transistors canal P, MPA et MPB formant miroir de courant, deux transistors MNA et MNB qui sont des transistors de régulation et une résistance R qui forme l'élément sur lequel la référence de courant est basée. L'ensemble de ce montage est raccordé entre les tensions d'alimentation V_DD et V_SS, le courant de référence pouvant être prélevé sur la borne d'alimentation V_DD, par exemple. Les transistors de régulation fonctionnent en faible inversion, ce qui signifie que leur tension de grille Vg est inférieure à leur tension de seuil V_T et que le courant de drain I_D décroît exponentiellement avec la tension de source V_S, selon la formule:

   où I_DO est un paramètre qui dépend de la tension grille - substrat, W et L sont respectivement la longueur et la largeur du canal et U_T est une tension proportionnelle à la température absolue, valant environ 26 mV à la température ambiante. Pour les transistors MNA et MNB de la figure 1, ayant même tension de grille et même longueur de canal, le rapport des courants est donné par:

[0004] Ce rapport étant fixé par le miroir de courant MPA-MPB, cette relation entraîne une valeur bien définie de la tension de source V_S1 du transistor MNA:

[0005] La résistance R et la tension V_S1 étant fixées, le courant il prend une valeur bien définie:

[0006] L'objectif des concepteurs des circuits CMOS étant en général de créer des composants présentant une taille et une consommation aussi faibles que possible, la présence d'une résistance dans un circuit est souvent considérée comme un inconvénient important. En effet, surtout si le courant à fournir est faible, il faut une résistance de valeur élevée, ce qui nécessite une surface de silicium excessive , si la résistivité (résistance par carré) de la couche servant de résistance est faible.

[0007] De plus, la reproductibilité de la résistance est souvent médiocre dans une technologie CMOS standard, ce qui est incompatible avec la précision que l'on demande en général à un générateur de courant de référence.

[0008] Par ailleurs, le document EP 0 454 150 propose déjà un générateur de courant de référence réalisé en technologie CMOS et exempt de résistance. Ce générateur comprend un premier miroir de courant qui forme deux branches de circuit destinées à être connectées entre des bornes d'alimentation de polarités opposées et comportant chacune un groupe de transistors connectés en série et de types de conductivité opposés. Une première des branches comprend, mis en série avec ses transistors, un transistor de stabilisation formant une conductance variable pour imposer au transistor qui lui est connecté dans cette première branche une tension de source prédéterminée. En outre, il est prévu un second miroir de courant qui forme une troisième branche du montage.

[0009] Dans ce montage connu, la troisième branche comprend le montage en série de deux transistors dont l'une des extrémités est reliée à la grille du transistor de stabilisation et dont l'autre extrémité est connectée au noeud situé entre ce dernier transistor et la première branche.

[0010] Il en résulte que la tension de commande appliquée à la grille du transistor de stabilisation est égale à la somme des tensions grille-source des transistors de la troisième branche, ce qui correspond à une valeur supérieure à deux fois la tension de seuil de ces transistors. Cette tension de commande n'est stable que si les transistors de la troisième branche et le transistor de même type de conductivité de la deuxième branche sont agencés dans des caissons séparés, ce qui est une contrainte technologique sévère.

[0011] Un autre inconvénient réside dans le fait que le circuit est très sensible aux tensions de seuil des transistors, car le courant de référence obtenu est fonction des tensions de seuil des transistors de la troisième branche du montage. De plus, il nécessite une tension d'alimentation relativement élevée supérieure à la somme des tensions de seuil précitée de ces transistors de la troisième branche.

[0012] L'invention a pour but de proposer un générateur de tension de référence dépourvu de ces inconvénients.

[0013] L'invention a donc pour objet un générateur de courant de référence réalisé en technologie CMOS comprenant un premier miroir de courant qui forme deux branches de circuit destinées à être connectées entre des bornes d'alimentation de polarités opposées et comportant chacune un groupe de transistors connectés en série et de types de conductivité opposés, une première desdites branches de circuit comprenant, mis en série avec ses transistors, un transistor de stabilisation formant une conductance variable pour imposer au transistor qui lui est connecté dans cette première branche de circuit une tension de source prédéterminée, ce générateur de courant de référence comportant également un second miroir de courant qui comprend une troisième branche de circuit, et étant caractérisé en ce que ledit second miroir de courant est connecté pour générer dans ladite troisième branche de circuit une image du courant circulant dans ladite première branche de circuit, ladite troisième branche de circuit étant connectée à au moins l'une desdites bornes d'alimentation, ladite troisième branche de circuit comprenant, reliés en série, deux transistors, respectivement de types de conductivité opposés et sur le noeud commun desquels est prélevée une tension de commande appliquée à la grille dudit transistor de stabilisation.

[0014] Grâce à ces caractéristiques, le générateur selon l'invention est formé exclusivement de composants actifs qui peuvent être intégrés facilement avec une bonne reproductibilité et qui ne prennent sur la puce de circuit intégré que peu de place.

[0015] D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels:

• la figure 1 est un schéma d'un générateur de courant de référence selon la technique antérieure;
• la figure 2 est un schéma de principe d'un générateur de courant de référence selon l'invention;
• la figure 3 représente un schéma d'un générateur de courant de référence permettant de fournir un courant de référence à plusieurs utilisateurs;
• la figure 4 montre un exemple d'un circuit de démarrage pour le générateur selon l'invention;
• la figure 5 représente un schéma d'une réalisation pratique du générateur selon l'invention;
• la figure 6 est un graphique illustrant le fonctionnement du générateur selon l'invention;
• les figures 7, 8 et 9 montrent des variantes de réalisation du générateur selon l'invention.

[0016] On va se référer tout d'abord à la figure 2 qui représente un schéma de principe du mode de réalisation préféré de l'invention.

[0017] Les sources de deux transistors canal P, respectivement MP1 et MP2 sont reliées à une ligne d'alimentation V_DD et leurs grilles sont connectées l'une à l'autre pour former un noeud 1. Les drains de ces transistors sont respectivement reliés aux drains de deux transistors canal N, MN1 et MN2. La connexion entre le drain du transistor MP1 et le transistor MN1 est également reliée au noeud 1.

[0018] Les grilles des transistors MN1 et MN2 sont également connectées ensemble et forment un noeud 2 auquel est relié également le drain du transistor MN2.

[0019] Deux transistors canal N, MN3 et MN4 sont connectés par leurs sources à une ligne d'alimentation V_SS, leurs grilles étant reliées l'une à l'autre pour former un noeud 3 auquel est également connecté le drain du transistor MN3. Comme il apparaîtra par la suite, le transistor MN4 est un composant actif fonctionnant en tant que conductance commandée.

[0020] La source du transistor MN1 est reliée au drain du transistor MN4 formant ainsi un noeud 4, et celle du transistor MN2 est reliée à la ligne d'alimentation V_SS.

[0021] Le drain du transistor MN3 est connecté au drain d'un transistor canal P, MP3 dont la source est reliée à la ligne d'alimentation V_DD et dont la grille est connectée au noeud 1.

[0022] Les transistors MN1 et MN2 de ce circuit fonctionnent en faible inversion, ce qui signifie que leur tension de grille est inférieure à leur tension de seuil V_T et que le courant de drain I_D est une fonction exponentielle décroissante de la tension de source V_S, selon la formule (1). Par ailleurs, les transistors MN3 et MN4 travaillent en forte inversion, autrement dit leur tension de grille est supérieure à leur tension de seuil V_T. Enfin, la tension V_DD est choisie suffisamment forte pour qu'à l'exception du transistor MN4, tous les transistors soient en saturation.

[0023] On admet que les trois branches du circuit, formées par MP1-MN1-MN4, MP2-MN2 et MP3-MN3, sont parcourues respectivement par les courants i₁, i₂ et i₃.

[0024] Si, par ailleurs, on définit pour chaque transistor de la figure 2 un rapport dimensionnel S=W/L, on appellera S_n1, S_n2, S_n3, S_n4, S_p1, S_p2 et S_p3 ces rapports pour les sept transistors du circuit. Comme déjà indiqué ci-dessus, les transistors canal P sont en saturation de sorte qu'ils définissent des rapports de courant fixes comme suit:

[0025] La tension de source Vs_n1 du transistor MN1, qui est aussi la tension de drain Vd_n4 du transistor MN4, se stabilise à une valeur bien définie si, comme déjà indiqué ci-dessus, les transistors MN1 et MN2 sont en faible inversion, ce qui entraîne, par application de la relation (3), comme dans le circuit de l'art antérieur:

   avec:

[0026] Par ailleurs, U_T = kT/q est la tension thermodynamique, proportionnelle à la température absolue T, et vaut environ 26 mV à la température ambiante.

[0027] Pour faciliter la compréhension du fonctionnement du générateur représenté sur la figure 2, on suppose qu'un courant i₁ est envoyé dans la source du transistor MN1. Par l'effet du miroir de courant que constituent les transistors MP1 et MP2, un courant identique i₂ est envoyé dans le transistor MN2 dont la tension de grille Vg_n2 s'ajuste pour faire passer ce courant. Cette tension de grille est appliquée aussi sur la grille du transistor MN1. Pour que ce transistor MN1 fournisse le courant i₁, sa tension de source Vs_n1 doit prendre une valeur positive, vu que ce transistor est plus large que le transistor MN2. Si, comme déjà indiqué, les transistors MN1 et MN2 sont en faible inversion, donc si i₁ est petit, cette tension de source Vs_n1 est indépendante du courant il et prend la valeur donnée par l'équation (2) .

[0028] Par l'effet du miroir de courant formé par les transistors MP1 et MP3, un courant i₃ est envoyé dans le transistor MN3 et ce courant prend la forme:

[0029] Par ailleurs, les transistors MN3 et MN4 sont en forte inversion et le transistor MN3 est en saturation d'où:

[0030] Ce courant produit une tension Vg_n3 sur la grille du transistor MN3 de la forme (β_n3 étant le facteur de gain du transistor):

[0031] Le transistor MN4 a la même tension de grille, mais sa tension de drain Vd_n4 = Vs_n1 est inférieure à sa tension de saturation, donc (β_n4 étant le facteur de gain de ce transistor):

[0032] En combinant les équations (8), (10) et (11), on trouve le courant i₁' qui circule dans le transistor MN4:

[0033] On obtient la même expression si on exprime l'effet du transistor MN4 par sa résistance équivalente:

[0034] Le courant i₁, exprimé à l'aide de cette relation (13) et de la relation (4) dépend encore de Vg_n3. En éliminant Vg_n3 et i₃ grâce aux équations (8) et (10), on retrouve l'expression (12).

[0035] La figure 6 montre l'allure de ce courant i'₁, le graphe montrant en abscisses le courant i₁ imposé par le miroir de courant et en ordonnées les courants théoriques déterminés selon les équations ci-dessus.

[0036] On voit donc que le courant qui s'établit correspond à l'égalité (point d'intersection des courbes) entre le courant i₁ envoyé dans la source du transistor MN1 et le courant i₁' produit dans le transistor MN4. Or, l'équation (12) montre que ce courant est une fonction parabolique de i₁, car le transistor MN3 est saturé, cependant que le transistor MN4 fonctionne en régime non saturé en raison de sa faible tension de drain.

[0037] En réalité, il n'y a qu'une condition qui peut s'établir dans le circuit, c'est lorsque i₁'=i₁. Par conséquent, on trouve pour le courant réel i_R dans la branche du circuit comprenant les transistors MN1 et MN4:

   avec:

[0038] En substituant Vs_n1 (équation 6) dans l'équation (14), on trouve:

   dans laquelle:

[0039] Les équations (10 et (11) montrent que:

a) le courant i_R est proportionnel au produit du facteur de gain β₄ du transistor MN4 et du carré de la tension thermodynamique U_T;

b) le facteur de proportionnalité K_eff dépend uniquement des rapports dimensionnels des transistors; et

c) le courant i_R est indépendant des tensions de seuil V_T des transistors utilisés.

[0040] Il en résulte donc que le courant i_R est un paramètre stable du circuit de sorte qu'il constitue une référence de courant. On notera que ce courant n'est déterminé que par le dimensionnement des transistors, autrement dit par la topographie du circuit qui peut être reproduite avec précision d'un circuit à l'autre.

[0041] Par ailleurs, on sait que le facteur de gain d'un transistor dépend de la température absolue de la même manière que la mobilité, selon la loi (appliquée au transistor MN4):

   où β_n40 et U_T0 se rapportent à une température de référence T₀ (température ambiante), et m est un exposant voisin de 2. En combinant les équations (16) et (18), le courant i_R devient:

[0042] Les trois premiers termes de cette équation étant définis à une température fixe et si m est voisin de 2, on voit que le courant varie peu avec la température, ce qui constitue un autre avantage du circuit de l'invention.

[0043] La référence de courant peut être prélevée sur la borne d'alimentation V_DD, le courant servant de référence étant alors formé par la somme des courants i₁ (i_R), i₂ et i₃.

[0044] On va maintenant se référer à la figure 3 qui montre comment le générateur de courant de référence peut produire plusieurs autres courants de référence.

[0045] Le circuit de la figure 3 reprend le schéma de la figure 2 de sorte que l'on y trouve les mêmes transistors connectés de la même façon. Elle montre trois autres façons d'engendrer un courant de référence.

[0046] La première consiste à utiliser un transistor canal P, MP4 supplémentaire dont la grille est connectée au noeud 1. Sa source est connectée à la borne V_DD, tandis que le courant de référence i₄ peut être prélevé sur le drain de ce transistor.

[0047] La deuxième possibilité consiste à utiliser un transistor canal N, MN5 dont la grille est connectée au drain du transistor MN3, dont la source est connectée à la borne V_SS du montage et dont le drain va recevoir le courant de référence i₅.

[0048] La troisième possibilité consiste à utiliser également un transistor canal N, MN6 dont la grille est connectée au noeud 2 et qui, par ailleurs, est relié de la même façon que le transistor MN5. Il sera alimenté avec le courant de référence i₆.

[0049] Pour que les transistors MP4, MN5 et MN6 fournissent des courants proches des courants de référence désirés, ils doivent être en saturation, c'est-à-dire que leur tension drain-source doit, en valeur absolue, être supérieure à une limite Vd_sat. Cela implique que le circuit alimenté par le transistor MP4 soit connecté à un potentiel plus bas que la tension V_DD, par exemple la tension V_SS et que les circuits alimentés par les transistors MN5 et MN6 soient connectés à un potentiel plus élevé que la tension V_SS, par exemple V_DD.

[0050] Comme les grilles de ces transistors auxiliaires MP4, MN5 et MN6 ne chargent pas les noeuds auxquels elles sont connectées, on peut en multiplier le nombre et ainsi fournir des courants de référence en de nombreux points d'un circuit plus important dont le générateur de courant peut faire partie.

[0051] La figure 4 montre plus particulièrement un exemple de circuit de démarrage pour le générateur de courant de référence suivant l'invention. En effet, un tel circuit est nécessaire pour éviter que le générateur reste initialement bloqué. Dans l'exemple représenté, le circuit de démarrage comprend un transistor canal N, MN7 dont la source est connectée à la borne V_SS et dont le drain est relié au noeud 1. Le circuit comprend en outre un deuxième transistor canal N, MN8 dont la grille est connectée au noeud 2, dont la source est connectée à la borne V_SS et dont le drain est connecté à la fois à la grille du transistor MN7 et à un condensateur C qui est relié par ailleurs à la borne V_DD.

[0052] Le condensateur C est déchargé au démarrage ce qui fait conduire le transistor MN7 et circuler un courant initial dans les transistors MP1 à MP3. Lorsque le circuit est parcouru par un courant suffisant, le transistor MN8 charge le condensateur C, ce qui bloque le transistor MN7. Le générateur fonctionne alors à son régime normal.

[0053] La figure 5 montre schématiquement une façon avantageuse de réaliser le générateur suivant l'invention. Ce schéma comprend à la fois les transistors pour engendrer un courant de référence et ceux permettant de démarrer le circuit.

[0054] Pour réaliser la topographie du générateur, il est avantageux de répartir les transistors selon la nature de leurs conditions de fonctionnement. Ainsi, appartiennent de préférence à un premier groupe MP tous les transistors canal P à forte inversion, à un second groupe MNA les transistors canal N à faible inversion, tandis qu'un troisième groupe comprend les transistors canal N à forte inversion.

[0055] Pour obtenir un appariement précis, il est avantageux de définir dans chaque groupe un transistor unitaire et de réaliser les diverses fonctionnalités des transistors en mettant en série ou en parallèle le nombre de transistors unitaires souhaité pour un bon rapport dimensionnel. Par exemple, le transistor MN1 de la figure 2 peut en réalité être formé de six transistors unitaires disposés en parallèle

[0056] Pour obtenir une forte inversion, il est souhaitable de respecter la relation suivante:

[0057] Pour réaliser une faible inversion la relation suivante sera de préférence respectée:

[0058] Si les courants de référence sont imposés, les relations (19) et (20) définissent les conditions à satisfaire sur les facteurs de gain β.

[0059] En se reportant à l'exemple de la figure 5, on peut utiliser les rapports dimensionnels suivants (sans que cela ne soit en aucune manière limitatif pour l'invention):

et

[0060] Dans l'exemple qui suit, on a choisi K₁=6 et K₂=3.Cet exemple donne quelques précisions sur une conception pratique du générateur de courant de référence selon l'invention, réalisé à l'aide d'une technologie CMOS actuelle, dont les paramètres principaux ont les valeurs typiques suivantes:

Type de transistor	canal N	canal P
VT*	0,6	-0,6
β pour W=L**	65	24

* en Volts;

** en µA/V2

[0061] Les valeurs des courants peuvent être choisies comme suit:
   i₁=20nA, i₂=20nA, i₃=60nA, i₄=40nA et i₅=120nA.

[0062] Comme déjà indiqué, il est avantageux de concevoir le générateur à l'aide de trois groupes de transistors. Dans ces conditions, tous les transistors dans chaque groupe peuvent être identiques et avoir par exemple les dimensions suivantes:

	Groupe MP	Groupe MNA	Groupe MNB
W*	6	50	6
L*	50	6	207
i/β	6,67·10-3	3,7·10-5	3·10-2
β**	2,88	542	1,88

* en µm;

** en µA/V2

[0063] On voit d'après cet exemple que le générateur suivant l'invention est bien adapté pour fournir des courants de référence inférieurs à 1µA. Sa taille est réduite, tandis que sa consommation propre peut être de l'ordre de 5i₁ seulement.

[0064] Les figures 7, 8 et 9 montrent trois variantes du générateur de courant de référence suivant l'invention.

[0065] Dans le mode de réalisation du générateur que l'on vient de décrire (figures 3, 4 et 5), les transistors en saturation peuvent, pour une tension de grille donnée et surtout si la longueur de leur canal est petite, présenter une légère variation de courant de drain en fonction de la tension de drain. Ainsi, le courant de référence peut subir une certaine dépendance de la tension d'alimentation (quelques % par Volt). Dans le circuit représenté, ce sont surtout les transistors MN1 et MN2 qui sont responsables de cet effet.

[0066] Si la précision du courant de référence ne tolère pas cette dépendance, il est alors souhaitable d'utiliser le circuit représenté sur la figure 7.

[0067] Dans ce circuit, deux transistors auxiliaires MN11 et MN12 (dits "transistors cascodes") sont respectivement insérés en série avec les transistors MN1 et MN2. Les grilles de ces transistors sont reliées en commun à la jonction entre le transistor MN12 et le transistor MP2. Il en résulte que les tensions de drain des transistors MN1 et MN2 sont sensiblement égales et indépendantes des variations de la tension V_DD.

[0068] La figure 8 montre une variante offrant la possibilité d'ajuster le courant de référence à partir de l'extérieur du circuit. Pour obtenir ce résultat, le transistor MP3 est décomposé en plusieurs transistors unitaires MP3a, MP3b, MP3c.... qui sont respectivement montés en série avec autant de transistors de commutation canal P Sa, Sb, Sc La grille du premier transistor Sa est directement reliée à la borne V_SS. Il est donc conducteur en permanence. Les grilles des autres transistors Sb Sc.... sont raccordées à un circuit logique de commande CL permettant de rendre ces transistors sélectivement conducteurs. Ainsi, on peut régler de l'extérieur la largeur effective du transistor MP3, c'est-à-dire son paramètre K₂ (équation 15). Il en résulte une variation correspondante du paramètre K_eff (équation 16) et donc du courant i₁ (équation 20). Ce circuit est surtout souhaitable, si au cours de la fabrication, la dispersion en courant d'un lot de circuits à l'autre est importante.

[0069] La figure 9 montre une troisième variante du générateur selon l'invention dans lequel, toutes choses égales par ailleurs en considérant la figure 2, la source du transistor MN3 est connectée au drain d'un transistor MN4' et à la source du transistor MN1.

[0070] Dans ce cas, le transistor MN4' est donc parcouru par la somme des courants i₁ et i₃. On obtient alors à peu près le même fonctionnement que celui du circuit de la figure 2, en dimensionnant le transistor MN4' de telle façon qu'il présente la même tension de drain que le transistor MN4, mais pour un courant i₁+i₃ au lieu de i₁, donc K₂+1 fois plus grand.

[0071] L'invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits et qui ont été représentés aux dessins. Par exemple, des modes de réalisation comportant des circuits ayant les mêmes fonctionnalités, mais réalisés à l'aide de transistors de types de conductivité opposés appartiennent également à la présente invention.

Revendications

1. Générateur de courant de référence réalisé en technologie CMOS comprenant un premier miroir de courant qui forme deux branches de circuit destinées à être connectées entre des bornes d'alimentation (V_DD, V_SS) de polarités opposées et comportant chacune un groupe de transistors (MP1, MN1; MP2, MN2) connectés en série et de types de conductivité opposés, une première desdites branches de circuit comprenant, mis en série avec ses transistors, un transistor de stabilisation (MN4, MN4') formant une conductance variable pour imposer au transistor (MN1) qui lui est connecté dans cette première branche de circuit une tension de source prédéterminée (Vs_n1), ce générateur de courant de référence comportant également un second miroir de courant (MP1, MP3) qui comprend une troisième branche de circuit, et étant caractérisé en ce que ledit second miroir de courant est connecté pour générer dans ladite troisième branche de circuit une image (i₃) du courant (i₁) circulant dans ladite première branche de circuit, ladite troisième branche de circuit étant connectée à au moins l'une desdites bornes d'alimentation (V_DD), ladite troisième branche de circuit comprenant, reliés en série, deux transistors (MP3, MN3), respectivement de types de conductivité opposés et sur le noeud commun desquels est prélevée une tension de commande appliquée à la grille (Vg_n3) dudit transistor de stabilisation (MN4, MN4').

2. Générateur de courant de référence suivant la revendication 1, caractérisé en ce que ledit transistor de stabilisation (MN4, MN4') fonctionne en régime non saturé et en forte inversion.

3. Générateur de courant de référence suivant l'une quelconque des revendications 1 et 2, caractérisé en ce que le transistor (MN3) dudit second miroir de courant ayant le même type de conductivité que celui du transistor de stabilisation (MN4) a sa grille reliée audit noeud et sa source reliée à une source de potentiel fixe.

4. Générateur de courant suivant la revendication 3, caractérisé en ce que ladite source de potentiel fixe est un noeud de ladite première branche, connecté audit transistor de stabilisation (MN4').

5. Générateur de courant suivant la revendication 3, caractérisé en ce que ladite source de potentiel fixe est la borne (V_SS) parmi lesdites bornes d'alimentation qui est commune audit transistor de stabilisation (MN4).

6. Générateur de courant de référence suivant l'une quelconque des revendications précédentes, caractérisé en ce qu'à l'exception dudit transistor de stabilisation (MN4, MN4'), tous ses transistors fonctionnent en régime saturé.

7. Générateur de courant de référence suivant l'une quelconque des revendications 1 à 6, caractérisé en ce que chacune desdites branches comporte un transistor canal P (resp. MP1, MP2, MP3) et au moins un transistor canal N (resp. MN1, MN2, MN3) et en ce que ledit transistor de stabilisation est un transistor canal N (MN4; MN4').

8. Générateur de courant de référence suivant la revendication 7, caractérisé en ce que ledit transistor fonctionnant en régime non saturé (MN4) est monté en série dans ladite première branche.

9. Générateur de courant de référence suivant la revendication 7, caractérisé en ce que ledit transistor fonctionnant en régime non saturé (MN4') est monté en série à la fois dans ladite première branche et ladite troisième branche.

10. Générateur de courant de référence suivant l'une quelconque des revendications 1 à 9, caractérisé en ce qu'il comprend au moins un transistor supplémentaire (MP4, MN5, MN6) de prélèvement d'un courant de référence (i₄, i₅, i₆), connecté de manière à être commandé par la tension régnant sur le noeud (resp. 1, 2, 3) entre les transistors de types de conductivité opposés dans l'une respective desdites branches.

11. Générateur de courant de référence suivant l'une quelconque des revendications précédentes, caractérisé en ce que lesdites première et seconde branches comportent au moins un transistor supplémentaire (MN11, MN12) en série.

12. Générateur de courant de référence suivant l'une quelconque des revendications 1 à 11, caractérisé en ce que les transistors de même type de conductivité et/ou de même type d'inversion sont montés respectivement en des groupes distincts (MP, MNA, MNB) et en ce qu'au moins l'un des transistors dans chaque groupe est formé par un nombre prédéterminé de transistors unitaires ayant les mêmes caractéristiques dimensionnelles et formant ensemble ledit transistor.

13. Générateur de courant de référence suivant la revendication 12, caractérisé en ce que les transistors unitaires d'au moins l'un desdits groupes de transistors (MP) sont mis en série avec un transistor de commutation (Sa, Sb, Sc) permettant de sélectionner ledit transistor unitaire, et en ce qu'il comprend en outre un circuit logique (CL) pour permettre la commande sélective desdits transistors de commutation.

Ansprüche

1. Referenzstromgenerator in CMOS-Technologie, mit einem ersten Stromspiegel, der zwei Schaltungszweige bildet, die zwischen Versorgungsanschlüsse (V_DD, V_SS) entgegengesetzter Polarität zu schalten sind und die jeweils eine Gruppe von Transistoren (MP1, MN1; MP2, MN2) enthalten, welche in Reihe geschaltet und von entgegengesetztem Leitfähigkeitstyp sind, wobei ein erster der Schaltungszweige einen mit seinen Transistoren in Reihe geschalteten Stabilisierungstransistor (MN4, MN4') aufweist, der eine veränderliche Konduktanz bildet, um dem Transistor (MN1), der mit ihm in dem ersten Schaltungszweig verbunden ist, eine vorgegebene Sourcespannung (Vs_n1) aufzuprägen, wobei der Referenzstromgenerator ferner einen zweiten Stromspiegel (MP1, MP3) enthält, der einen dritten Schaltungszweig aufweist, dadurch gekennzeichnet, daß der zweite Stromspiegel so geschaltet ist, daß er in dem dritten Schaltungszweig ein Bild (i₃) des im ersten Schaltungszweig fließenden Stromes (i₁) erzeugt, der dritte Schaltungszweig mit mindestens einem der Versorgungsanschlüsse (V_DD) verbunden ist, der dritte Schaltungszweig zwei in Reihe geschalteteTransistoren (MP3, MN3) entgegengesetzten Leitfähigkeitstyps aufweist, an deren gemeinsamen Knoten eine Steuerspannung abgreifbar ist, die an das Gate (Vgn₃) des Stabilisierungstransistors (MN4, MN4') angelegt wird.

2. Referenzstromgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der Stabilisierungstransistor (MN4, MN4') im Nicht-Sättigungsbereich und bei starker Inversion arbeitet.

3. Referenzstromgenerator nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß der Transistor (MN3) des zweiten Stromspiegels, der vom gleichen Leitfähigkeitstyp wie der Stabilisierungstransistor MN4) ist, mit seinem Gate an dem besagten Knoten und mit seiner Source an einer Konstantpotentialquelle angeschlossen ist.

4. Referenzstromgenerator nach Anspruch 3, dadurch gekennzeichnet, daß die Konstantpotentialquelle ein mit dem Stabilsierungstransistor (MN4') verbundener Knoten des ersten Zweiges ist.

5. Referenzstromgenerator nach Anspruch 3, dadurch gekennzeichnet, daß die Konstantpotentialquelle derjenige Anschluß (V_SS) unter den Versorgungsanschlüssen ist, der dem Stabilisierungstransistor (MN4) gemeinsam ist.

6. Referenzstromgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mit Ausnahme des Stabilisierungstransistors (MN4, MN4') sämtliche Transistoren im Sättigungsbereich arbeiten.

7. Referenzstromgenerator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jeder der Zweige einen P-Kanal-Transistor (MP1 bzw.MP2 bzw. MP3) und mindestens einen N-Kanal-Transistor (MN1 bzw. MN2 bzw. MN3) enthält und daß der Stabilisierungstransistor ein N-Kanal-Transistor (MN4; MN4') ist.

8. Referenzstromgenerator nach Anspruch 7, dadurch gekennzeichnet, daß der Transistor (MN4), der im Nicht-Sättigigungsbereich arbeitet, in den ersten Zweig in Reihe geschaltet ist.

9. Referenzstromgenerator nach Anspruch 7, dadurch gekennzeichnet, daß der Transistor (MN4'), der im Nicht-Sättigungsbereich arbeitet, gleichzeitig in den ersten Zweig und in den dritten Zweig in Reihe geschaltet ist.

10. Referenzstromgenerator nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß er mindestens einen zusätzlichen Transistor (MP4, MN5, MN6) zum Abgreifen eines Referenzstromes (i₄, i₅,i₆) aufweist, der so geschaltet ist, daß er durch die Spannung gesteuert wird, welche an dem Knoten (1 bzw. 2 bzw. 3) zwischen den Transistoren entgegengesetzten Leitfähigkeitstyps in einem entsprechenden Zweig anliegt.

11. Referenzstromgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste und zweite Zweig mindestens einen in Reihe geschalteten zusätzlichen Transistor (MN11, MN12) enthält.

12. Referenzstromgenerator nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Transistoren desselben Leitfähigkeitstyps und/oder Inversionstyps in getrennten Gruppen (MP, MNA, MNB) angeordnet sind und daß mindestens ein Transistor in jeder Gruppe von einer vorgegebenen Anzahl an Einzeltransistoren gebildet wird, die die gleichen Abmessungseigenschaften haben und gemeinsam den Transistor bilden.

13. Referenzstromgenerator nach Anspruch 12, dadurch gekennzeichnet, daß die Unijunktionstransistoren mindestens einer der Transistorgruppen (MP) mit einem Schalttransistor (Sa, Sb, Sc) in Reihe geschaltet sind, der eine Auswahl des Einzeltransistors ermöglicht, und daß er ferner eine Logikschaltung (CL) aufweist, um eine wahlweise Steuerung der Schalttransistoren zu ermöglichen.

Claims

1. A reference current generator constructed with CMOS technology comprising a first current mirror which forms two circuit branches to be connected between supply terminals (V_DD, V_SS) of opposite polarities and each including a group of transistors (MP1, MN1; MP2, MN2) which are series connected and have opposite conductivity types, a first of said circuit branches comprising, series connected with its transistors, a stabilization transistor (MN4, MN4') forming a variable conductance, for imposing a predetermined source voltage (Vs_n1) on the transistor (MN1) connected thereto in this first branch, said reference current generator also comprising a second current mirror (MP1, MN3) comprising a third circuit branch, characterized in that said second current mirror is so connected as to generate in said third circuit branch an image (i₃) of the current (i₁) flowing in said first circuit branch, said third circuit branch being connected to at least one of said supply terminals (V_DD) and comprising two series connected transistors (MP3, MN3) of opposite conductivity type respectively and on the common node of which is picked off a control voltage applied to the grid (V_gn3) of said stabilisation transistor (MN4, MN4')

2. The reference current generator as claimed in claim 1, characterized in that said stabilisation transistor (MN4, MN4') operaties in the unsaturated regime and under strong inversion.

3. The reference current generator as claimed in either of claims 1 and 2, characterized in that the transistor (MN3) of said second current mirror having the same conductivity type as that of the stabilisation transistor (MN4) has its grid connected to said node and its source to a source of fixed potentiel.

4. The reference current generator as claimed in claim 3, characterized in that said source of fixed potential is a node of said first branch, connected to said stabilisation transistor (MN4').

5. The reference current generator as claimed in claim 3, characterized in that said source of fixed potential is the terminal (V_SS) among said supply terminals, which is common to said stabilisation transistor (MN4).

6. The reference current generator as claimed in any one of the preceding claims, characterized in that, with the exception of said stabilisation transistor (MN4, MN4'), all its transistors operate in the saturated regime.

7. The reference current generator as claimed in either of claims 1-6, characterized in that each of said branches includes a P-channel transistor (MP1, MP2, MP3 resp.) and at least one N-channel transistor (MN1, MN2, MN3 resp.) and in that said stabilisation transistor is an N-channel transistor (MN4; MN4').

8. The reference current generator as claimed in claim 7, characterized in that said transistor operating in the unsaturated regime (MN4) is series connected in said first branch.

9. The reference current generator as claimed in claim 7, characterized in that said transistor operating in the unsaturated regime (MN4') is connected in series both in said first branch and said third branch.

10. The reference current generator as claimed in any one of claims 1 to 9, characterized in that it comprises at least one additional transistor (MP4, MN5, MN6) for picking off a reference current (i₄, i₅, i₆), connected in such a way as to be controlled by the voltage existing on the node (1, 2, 3 resp.) between the transistors with opposite conductivity types in the respective one of said branches.

11. The reference current generator as claimed in any one of the preceding claims, characterized in that said first and second branches include at least one additional transistor (MN11, MN12) in series.

12. The reference current generator as claimed in any one of claims 1 to 11, characterized in that the transistors of like conductivity type and/or of like inversion type are mounted respectively as distinct groups (MP, MNA, MNB) and in that at least one of the transistors in each group is formed of a predetermined number of unit transistors having the same dimensional characteristics and together forming said transistor.

13. The reference current generator as claimed in claim 12, characterized in that the unit transistors of at least one of said transistor groups (MP) are series connected with a switching transistor (Sa, Sb, Sc) enabling said unit transistor to be selected, and in that it furthermore comprises a logic circuit (CL) to enable selective control of said switching transistors.

Dessins