(19)
(11) EP 1 498 953 A3

(12) EUROPÄISCHE PATENTANMELDUNG

(88) Veröffentlichungstag A3:
17.10.2007  Patentblatt  2007/42

(43) Veröffentlichungstag A2:
19.01.2005  Patentblatt  2005/03

(21) Anmeldenummer: 04013795.2

(22) Anmeldetag:  11.06.2004
(51) Internationale Patentklassifikation (IPC): 
H01L 27/115(2006.01)
H01L 21/762(2006.01)
 H01L 21/8247(2006.01)
(84) Benannte Vertragsstaaten:
AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR
Benannte Erstreckungsstaaten:
AL HR LT LV MK

(30) Priorität: 15.07.2003 DE 10332095

(71) Anmelder:
  • Infineon Technologies AG
    81669 München (DE)
  • Infineon Technologies Flash GmbH & Co. KG.
    01099 Dresden (DE)

(72) Erfinder:
  • Willer, Josef
    85521 Riemerling (DE)
  • Ludwig, Christoph
    01465 Langebrück (DE)
  • Deppe, Joachim
    01099 Dresden (DE)

(74) Vertreter: Epping - Hermann - Fischer 
Patentanwaltsgesellschaft mbH Ridlerstrasse 55
80339 München
80339 München (DE)

   


(54) Halbleiterspeicher mit Ladungshaftstellen-Speicherzellen


(57) In einer Charge-Trapping-Speicherarchitektur für Virtual Ground mit parallel zu den Wortleitungen (2) vorhandenen Querverbindungen (6) und parallel zu den Bitleitungen (4) vorhandenen STI-Isolationen (1) werden zur Einteilung in Slices verbreiterte STI-Isolationen (7) angebracht. Statt dessen können die unter einer Bitleitung vorhandenen Querverbindungen weggelassen sein oder zwei zueinander benachbarte Bitleitungen (41, 42) so beschaltet werden, dass die dazwischen vorhandenen Speichertransistoren nur im Leerbetrieb arbeiten.







Recherchenbericht